

# Schlussbericht

der Forschungsstelle(n)

Nr. 1 Fraunhofer-Gesellschaft Fraunhofer Institut für Siliziumtechnologie

Nr. 2 Fachhochschule Kiel, Institut für Mechatronik

Nr. 3 Technische Universität Dresden, Institut für Aufbau- und

Verbindungstechnik der Elektronik

zu dem über die



im Rahmen des Programms zur  
Förderung der Industriellen Gemeinschaftsforschung und -entwicklung (IGF)

vom Bundesministerium für Wirtschaft und Technologie  
aufgrund eines Beschlusses des Deutschen Bundestages

geförderten Vorhaben **17240 BG**

**MAXIKON**

(Bewilligungszeitraum: 1.07.2011-30.06.2013)

der AiF-Forschungsvereinigung

Forschungsvereinigung Schweißen und verwandte Verfahren e.V. des DVS

Itzehoe, 20.11.2013  
Ort, Datum

  
Dr.-Ing. Wolfgang Reinert

Name und Unterschrift des/der Projektleiter(s)  
an der/den Forschungsstelle(n)

Gefördert durch:



aufgrund eines Beschlusses  
des Deutschen Bundestages

# INHALTSVERZEICHNIS

1	Bericht der Forschungsstelle 1 .....	3
1.1	Motivation.....	3
1.1.1	Einschränkungen der konventionellen Aufbautechnik mit Al Runddraht .....	3
1.1.2	Alterungsmechanismen.....	3
1.2	Bändchenbonden Stand der Technik .....	5
1.2.1	Vorteile mit Kupfer Bändchen.....	7
1.3	MAXIKON Diodentestchip.....	11
1.4	Rückseitensinterung .....	14
1.5	Kupfer-Bändchen Bondprozess .....	15
1.6	Funktionsmuster .....	16
1.7	Standzeituntersuchungen .....	21
1.8	Fazit und Ausblick.....	25
2	Bericht der Forschungsstelle 2 .....	28
2.1	Inhalt und Zielsetzung.....	28
2.1.1	Stand der Technik und Motivation.....	28
2.1.2	Projektstruktur und zielführende Tätigkeiten .....	29
2.2	Teilaufgabe A: Großquerschnittssintern .....	30
2.3	Fertigungsablauf der Silbersintererntechnik mit Leistungshalbleitern .....	30
2.3.1	Schablonendruck.....	30
2.3.2	Trocknung.....	31
2.3.3	Die-Attach.....	31
2.3.4	Prozessschritte der Silbersinterung.....	32
2.3.5	Kurzerklärung zu den Prüfverfahren auf Sinterfähigkeit .....	33
2.4	Sinterfähigkeitsuntersuchung der beigestellten Proben .....	34
2.4.1	Qualitativer Dornbiegetest mit Dummy-Chips .....	35
2.4.2	Qualitativer Dornbiegetest mit Diodentest-Chip mit oberseitiger Cu-Schicht.....	36
2.5	Lieferungen von Musteraufbauten an die Projektpartner .....	37
2.6	Teilaufgabe B: Oberseitige Kontaktierung in Silbersintererntechnik.....	38
2.6.1	Anforderungsprofile einer oberseitige Kontaktierung .....	38
2.6.2	Konzeptaufbau Sinter-Clip mit Isolation (Polyimidfolien / Kapton).....	38
2.6.3	Einzelaufbau Sinter-Clip mit Isolation (Polyimidfolien / Kapton), siehe Abb. 61 .....	39
2.6.4	Untersuchungen Sinter-Clip mit Isolation (Polyimidfolien / Kapton).....	39
2.6.5	Konzeptaufbau Sinter-Clip mit Isolation (Power Bolster) .....	42
2.6.6	Suche nach Sintermaterialien für eine oberseitige Kontaktierung .....	45
2.7	Konzept der Sinter-Clip Geometrie.....	48
2.8	Erkenntnisse aus der mechanische Simulation .....	51
2.9	Fertigung Sinter-Clip .....	52

2.10	Fertigungsablauf für eine Sinter-Clip-Verbindung im Musterbau.....	52
2.11	Temperaturverteilung im Lastwechselfall auf dem Sinter-Clip .....	54
2.11.1	Ergebnisse der Last-Wechsel-Tests .....	54
2.11.2	Querschliffe und Erkenntnisse aus den PC-Tests .....	57
2.12	Aufbau, Konstruktion und Modifikation einer Sinterpresse.....	59
2.13	Fazit und Ausblick.....	61
2.14	Anhang.....	62
2.15	Entwicklung und Einführung einer Nomenklatur für Bruchcodes im Schertest .....	62
2.16	Entwicklung und Einführung einer Nomenklatur für Bruchcodes im Peelttest: .....	64
3	Bericht der Forschungsstelle 3 .....	66
3.1	GATE-Kontaktierung (TUD).....	66
4	Plan zum Ergebnistransfer in die Wirtschaft .....	70

## 2 Bericht der Forschungsstelle 1

---

### 2.1 Motivation

Die Leistungselektronik hat heute den Stellenwert einer Schlüsseltechnologie zur Verteilung und Nutzung elektrischer Energie [1]. Moderne Stromrichtersysteme ermöglichen die hochdynamische und verlustarme Energieverteilung zwischen unterschiedlichen Netzen und zwischen Netzen und Verbrauchern. Die Konstruktion des Stromrichters und der verwendeten Halbleiter wird durch das Einsatzgebiet und die abgerufene Leistung wesentlich bestimmt [1]:

- Niederspannungsbereich mit selbstgeführten Stromrichtern: IGBT-Module als Einzelschalter, Halb- oder Vollbrücken-Anordnung im Spannungsbereich bis 1700 V und Leistungsbereich bis ca. 5600 kVA. Anwendungsgebiete finden sich in der Prozessindustrie, im Bergbau, in chemischen Anlagen und in Systemen zur Öl- und Gasverarbeitung.
- Mittelspannungsumrichter mit dreiphasiger Betriebsspannung im Bereich 1-4,2 kV werden mit IGBT-Modulen mit Sperrspannungen von 1,7 kV bis 6,5 kV realisiert und decken den Nennleistungsbereich bis 10 MVA ab. Typische Anwendungen sind in Straßen- und Stadtbahnen und zunehmend auch im Fernverkehr und für Industrieantriebe mit Schaltleistungen im Bereich 3 MVA bis 50 MVA und Spannungen bis 15 kV. Weitere Anwendungsbereiche sind Anlagen zur Dämpfung von Spannungsschwankungen und Blindleistungskompensation sowie Energiesysteme zur Bahnnetzkopplung.
- Die Hochspannungs-Gleichstrom-Übertragung bis 800 kV mit vielen in Reihe geschalteten Halbleitern ist ein Anwendungsfeld für Halbleiter mit hoher Leistung (Thyristoren-Stromrichter bis 6,4 GW, IGBT-Stromrichter bis 400 MW Grenzleistung). Hierbei können lange Distanzen über 50 km zum Anschluss von Offshore-Anlagen (Windkraft, Bohrinseln, etc.) verlustarm überwunden werden. Außerdem wird die Gleichstromübertragung als Kurzkupplung zwischen Netzen mit unterschiedlicher Frequenz eingesetzt.


#### 2.1.1 Einschränkungen der konventionellen Aufbautechnik mit Al Runddraht

Die heutzutage gängige Herstellung von Stromumrichtern als Halbleitermodule besteht darin, einen oder mehrere Leistungshalbleiterchips elektrisch auf die metallisierte Oberfläche eines Substrats mittels Kleben, Löten oder Sintern aufzubringen, siehe Abb. 1.

Die metallisierte Rückseite des Substrats wird flächig auf einer wärmespreizenden Grundplatte montiert, um eine optimale Kühlung zu erzielen. Eine Keramikplatte isoliert die Substrat-Oberseite elektrisch von der Unterseite. Die Kontaktierung des Halbleiters auf der Oberseite erfolgt konventioneller Weise über Aluminium-Runddrähte. Die äußere Substratkontaktierung erfolgt zumeist über massive Kupferfahnen, diese werden angelötet, geschweißt oder über eine Steckverbindung mit dem Außenrahmen verbunden. Die Hohlräume des Halbleitergehäuses werden zur Verbesserung der Überspannungstoleranz mit Silikon-Gel gefüllt.

#### 2.1.2 Alterungsmechanismen


Erwärmen sich die Halbleiter im Betrieb, kann es zu mechanischen Spannungen kommen. Der Grund hierfür sind die unterschiedlichen Ausdehnungskoeffizienten der verwendeten Materialien. Um dem entgegen zu wirken, werden vorzugsweise Werkstoffe verwendet, bei denen der Wärmeausdehnungskoeffizient möglichst ähnlich ist.



**Abb. 1: Anordnung der Komponenten in einem Modulgehäuse [1]. Ziel ist eine bleifreie Verbindungstechnik für Leistungshalbleiter mit hohen elektrischen Belastungen bei geringem elektrischem Widerstand, hoher Wärmeleitfähigkeit und stark erhöhter Zuverlässigkeit.**

Die während des Betriebs eines Stromrichters auftretenden Lastwechsel führen zu thermomechanischen Wechselbeanspruchungen. Dabei altern die Werkstoffe in den Kontaktierungsebenen durch plastische Deformation besonders stark. Das führt zu Ausfällen durch Ermüdung der Lötsschicht, Beschädigung der Aluminium-Chipmetallisierung und Abhebung der Bonddrähte. Besonders kritisch ist das Abschalten hoher Ströme im Falle eines Kurzschlusses. Die hohe Verlustleistung kann zum Verdampfen der Silikonmasse und zur Explosion des Stromrichter-Gehäuses führen.

Die Fläche der Leistungsbaulemente wird zunehmend kleiner, während der darüber geschaltete Strom immer höher wird. Neueste Chipentwicklungen sind so klein, dass sie nicht genügend Fläche zum konventionellen Dickdrahtbonden bieten. Diese Entwicklung ist kostengetrieben und forciert eine hohe Bauteilausbeute pro Wafer. Durch kleinere Substrate und Umrichtermodule lassen sich ebenfalls Kosten sparen. Sehr attraktiv sind kompaktere, hoch zuverlässige Leistungsmodule für z.B. Hybrid- und vollelektrische Fahrzeugantriebe. Gebondete Leistungsmodule sind in ihrer Zyklenfestigkeit an erster Stelle durch die starke Erwärmung der Bonddrähte und an zweiter Stelle durch die Chipwärmung selbst begrenzt. Bei Erwärmung kommt es zu Spannungsrissen in der Weichlötverbindung zwischen Leistungshalbleiter und Substrat und im Drahtkontakt auf dem Chip, siehe Abb. 2.



**Abb. 2: Typische Ausfallbilder nach Funktions-Lebensdauererprobung (100.000 Zyklen mit  $\Delta T=100K$ ,  $t_{on}=1s$ ): An gelöteten Chips lösen sich die Aluminium-Drahtbonds von der Chipmetallisierung [2].**

Als Alternative zum Weichlötprozess wird derzeit das druckbehaftete Silbersintern von vielen Unternehmen bereits industriell angewandt. Durch die sehr feste Flächenkontaktierungstechnik wird die Lastwechsel-Festigkeit der Module deutlich gesteigert, da die Risseinleitung durch die Gefügevergrößerung erst verzögert einsetzt. Die begrenzte Belastbarkeit von konventionellen Aluminium-Drahtkontakten stellt bei dieser Kontaktierungstechnologie die Schwachstelle dar, bei der der Draht typischerweise im Fersenbereich bricht. Die Erhöhung des Drahtdurchmessers auf 500µm ist keine Lösung des Problems. Oft führt es zur mechanischen Überbeanspruchung der Chipoberfläche, besonders bei tiefen Trenchstrukturen in der Siliziumoberfläche. Des Weiteren ist die Loopausformung bei einem so dicken Drahtdurchmesser problematisch, da die hohe Steifigkeit des Materials bei konventionellen Bondern z.T. nicht mehr verarbeitet werden kann.

## 2.2 Bändchenbonden Stand der Technik

Eine Möglichkeit, um die Limitierung der Runddrähte zu umgehen, kann die Nutzung von Flachdrähten (Bändchen) sein [4]. Die Hesse Mechatronics GmbH hat die Machbarkeit für sehr breite Aluminium-Bändchen mit bis zu 2 mm Breite auf einem Wedge-Wedge-Bonder nachgewiesen, siehe Abb. 3.



**Abb. 3: Ein Wedge-Bonder der Fa. Hesse Mechatronics Typ BJ939 wird für die Entwicklung der Kupfer-Bändchenbondtechnik im Fraunhofer ISIT benutzt. Die Maschine wird zur Kontaktierung von Leistungsbau-elementen eingesetzt und verarbeitet Aluminium- und Kupfer-Runddraht sowie Bändchen mit zwei unterschiedlichen Bondköpfen.**

Da das Flachbändchen eine höhere Stromtragfähigkeit aufweist als der Runddraht, kann der Chip mit weniger Bondverbindungen elektrisch angebunden werden, siehe Abb. 4.




Abb. 4: Vergleich von gebondeten Thyristoren Chips ( $24 \times 24 \text{ mm}^2$ ): Links mit  $300 \text{ }\mu\text{m}$  Aluminium Draht, rechts mit Aluminium-Bändchen  $0,2 \text{ mm} \times 1,2 \text{ mm}$  [2].

Der Moduldurchsatz in der Fertigung kann durch die geringere Bondierungsanzahl erhöht werden und durch die charakteristischen Eigenschaften von Bändchenbondierungen ergeben sich weitere Vorteile [4] [5] [6]:

- Optimierte Bondpad-Abdeckung durch geringe seitliche Deformation in der Fussfläche,
- Flache Geometrie erlaubt niedrigere Loops,
- Geringe Schädigung im Fersenbereich im Vergleich zu Dickdraht,
- Stitch-Bonds können leichter ausgeführt werden,
- Kontaktierung über große Höhendifferenz mit kurzen Loops möglich,
- Hohe Immunität gegen Vibrationsbelastungen im Betrieb des Moduls,
- Hervorragende Eignung für hohe Schaltfrequenz bei geringer Induktivität,
- Effiziente Kontaktierungstechnologie für den Substrat-Außenanschluss.

Es ergeben sich jedoch auch große Einschränkungen, was die laterale Loopformung - den sogenannten S-Loop - angeht; dies wirkt sich direkt auf die Chipausrichtung und das Substratdesign aus.

Der Bondjet 939 benutzt zum Bonden von Aluminium-Runddraht einen anderen Bondkopf als für Kupfer-Runddraht, Aluminium-Bändchen und Kupferbändchen. Dies liegt an den unterschiedlichen Kraftaktoren der Bondköpfe, welche in den Bereichen  $0-14 \text{ N}$  und  $0-40 \text{ N}$  programmierbar sind, siehe Tab. 1. Die Drahtzuführungen und Schneidmesser müssen ebenfalls der jeweiligen Geometrie des Bondmaterials angepasst werden. Die Anordnung des Messers ist für Runddraht und Flachband unterschiedlich. Allerdings kann die Frontcut-Variante, welche für das Bändchenbonden verwendet wird, ebenfalls für Runddrahtbonden genutzt werden, siehe Abb. 5.




Abb. 5: Messeranordnung der beiden unterschiedlichen Bondköpfe. [Quelle: Hesse Mechatronics]

Tab. 1 zeigt weitere Unterschiede der Bondköpfe auf:

Drahtmaterial	Al-Runddraht	Cu-Runddraht Al/Cu Bändchen
Bezeichnung	HBK07	RBK01
Bondkraft	0-7 N	0-40 N*
US Leistung	50 W / 60 kHz	100 W / 60 kHz

\*Bondkraft erhöht auf 60 N durch Bondkopfmodifikation

### 2.2.1 Vorteile mit Kupfer Bändchen

Von der Verwendung von Kupfer als Bändchenmaterial erhofft man sich eine Kombination der positiven Eigenschaften der Bändchenbondierung und der guten Werkstoffeigenschaften des Kupfers in Bezug auf eine bessere thermische und elektrische Leitfähigkeit, geringere thermo-mechanische Ausdehnung und höhere Festigkeit, siehe Tab. 2.

Der Technologieeinsatz im Bereich der äußeren Gehäuserahmenkontaktierung stellt die beste Möglichkeit dar, mit dicken Kupferbändchen von 2000  $\mu\text{m}$  x 200  $\mu\text{m}$  Querschnitt in den Markt zu gelangen. Das Risiko ist gering, und somit optimal für Unternehmen mit nur wenig oder noch keiner Drahtbondierung. Vorbestückte und gebondete DCB-Substrate werden von verschiedenen Leistungsmodulherstellern auf Kundenwunsch angeboten. Des Weiteren spielen für die Außenkontaktierung (passive Bonds) die Bondrichtung, die Reduzierung der Bondkraft und Ultraschalleinleitung, sowie die korrekte Einstellung des Schneidmessers nur eine untergeordnete Rolle.

Tab. 2: Vergleich der Werkstoffeigenschaften von Kupfer und Aluminium [10].

	Al	Cu
E-Modul	70 GPa	100... 130 GPa
Thermische Leitfähigkeit	235 W/(m·K)	400 W/(m·K)
Elektrische Leitfähigkeit	$37,7 \cdot 10^6$ A/(V·m)	$59,1 \cdot 10^6$ A/(V·m)
Schmelzpunkt	660,4 °C	1084,6 °C
CTE	23 ppm/K	17 ppm/K

Die sehr guten Hochfrequenzeigenschaften von Bändchen-Bondierungen beruhen auf der geringeren Stromdichte in der Drahtoberfläche, bedingt durch den Skin-Effekt, im Vergleich zu Runddrähten mit gleichem Leitungsquerschnitt. Diese Eigenschaft ist wesentlich für moderne Stromrichter, die zur Verringerung von Schaltverlusten hochdynamisch arbeiten. Die Ansteuerungsleitungen des Gatekontaktes profitieren ebenfalls wie die Hochstromanschlüsse des Leistungshalbleiters von dieser Eigenschaft, da die notwendigen Steuerungsströme in Zukunft auf über 6 A ansteigen werden. Ausgehend von Aluminium-Bändchen kann eine weitere Verbesserung der Stromtragfähigkeit durch die Verwendung von Kupferbändchen erfolgen [7]. Tab. 3 macht deutlich, dass ein 2000 µm x 200 µm Aluminium-Bändchen 5,7 Aluminium Runddrähte mit 300 µm Durchmesser ersetzen kann. Ein Kupfer-Bändchen gleicher Stärke ist äquivalent zu 8,9 Aluminium-Runddrähten.

Tab. 3: Gegenüberstellung der äquivalenten Anzahl von Bonddrähten für Aluminium- bzw. Kupfer-Bändchen. Elektrische Leitfähigkeit: Aluminium  $37,7 \cdot 10^6$  A/(V·m), Kupfer  $59,1 \cdot 10^6$  A/(V·m).

Vergleich Dimensionen, Äquivalent an Al- bzw. Cu-Drähten	Al- zu	Cu-Bändchen:
Bändchen Dimension Al   Cu [µm]	300 µm Al Drähte	Ø 300 µm Ø Cu Drähte
1000 x 100	1,4   2,2	0,9   1,4
1500 x 150	3,2   5,0	2,0   3,2
1500 x 200	4,2   6,6	2,7   4,2
2000 x 200	5,7   8,9	3,6   5,7
2000 x 300	8,6   13,5	5,5   8,6

Die noch recht neue Kontaktierungstechnologie des Bändchenbondens stellt die Bondhersteller und Anwender allerdings auch vor neue Aufgaben: Durch die vergrößerte Schweißfläche muss die Maschine in der Lage sein, mehr Kraft und Ultraschalleistung aufzubringen und diese auch

effizient in das Bändchen einleiten. Es gibt verschiedene Bondkeilgeometrien, welche die Ultraschalleinkopplung beeinflussen. Standardmäßig mit dem Bändchenbondkopf werden Bondwerkzeuge mit einer sog. Prismenstruktur mitgeliefert, welche sich auf dem Bondfuss abprägt, siehe Abb. 6.




Abb. 6: Einprägung einer Prismenstruktur.

Allerdings fehlt derzeit ein Standard bzw. eine Empfehlung für Anwender zur richtigen Auswahl der Bändchen-Bondkeile. Die Oberflächenstrukturierung des Bondwerkzeuges ist wesentlich für die Reproduzierbarkeit und die Bondqualität. Werkzeugalterung durch Metallanlagerung und Verschleiß verschlechtert die Bondeigenschaften und hat damit direkten Einfluss auf die Schweißung.

Standzeiten von mindestens 100.000 Schweißungen ohne Ausbau zur Werkzeugreinigung oder gar ein Werkzeugwechsel werden von der Industrie gefordert. Diese Thematik ist in ähnlicher Art auch im Bereich der Aluminium und Aluminium-beschichteten Dickdrähte vorhanden. Für Kupferbänder ist dieser Effekt im Rahmen des vorliegenden Projekts untersucht worden. Im Projekt WIRECOAT des BMBF (Förderkennzeichen 02PG2340-2349) wurden unterschiedliche Ansätze zur Steigerung der Lebensdauer von Bondkeilen erprobt. Zur Vermeidung von Metallanhaftungen am Wedge haben sich Spezialbeschichtungen der Werkzeuge und das Abbinden ohne Draht auf dem Substrat bewährt [8]. Das WIRECOAT Projekt zeigte ebenfalls einen übermäßigen Verschleiß des Messers beim Schneiden von Kupferrunddraht. Beim Aluminium-Bändchenbonds wurde dieses Phänomen nicht beobachtet, obwohl es für einen guten Bondvorgang unabdingbar ist, das Bändchen komplett zu durchtrennen. Geschieht dies nicht, wird das Tail mit hochgezogen und kann, bei mangelhafter Abtrennung, die Schweißzone wieder aufreißen. Wird das Messer jedoch nicht optimal eingestellt, kann es mit der sehr harten Nickelbeschichtung des DCB Substrates in Kontakt kommen, dabei können Klingenteile ausbrechen. Für das MAXIKON Projekt standen kommerzielle Klingen aus gehärtetem Stahl zur Verfügung, welche nach 14.000 Schneidvorgängen kaum Verschleißerscheinungen gezeigt haben, siehe Abb. 7.




Abb. 7: Schneidwerkzeug vor Testbeginn (links) und nach ca. 14.000 Aktionen (rechts)

Die Schnittkontrolle selbst sollte einfacher sein als im Fall von Runddrähten, weil sich der Schneidwiderstand von Bändchen durch die Metalldeformation kontinuierlich erhöht, während sich beim Runddraht durch die Querschnittsverringernach der Drahtmitte geringere Schneidkräfte ergeben, die zu einem Überschneiden führen können. Das Gegenteil ist aber der Fall. Es hat sich gezeigt, dass die Einstellungen für das Schneiden von Kupferband ein deutlich kleineres und störungsanfälligeres Parameterfenster besitzen als vermutet. Dies liegt daran, dass die Kräfte, welche zum Durchtrennen des Bändchens notwendig sind, die werksseitig vorgesehene Kraft übersteigen. Der Kraftfaktor der Schneideinheit wurde daher optimiert, um einen stabilen Prozess zu gewährleisten. Es hat sich im Verlauf des Projekts gezeigt, dass weitere Veränderungen im Bereich des Schneidwerkzeugs notwendig sind, um einen stabileren Prozess zu garantieren. Soll das Bändchen auf dem Chip geschnitten werden, ist eine exaktere Parallelität zur Oberfläche als bei Runddrähten unabdingbar, da sonst die Halbleiter durch Überschneiden beschädigt werden könnten. Es ist deshalb notwendig, Keilfehler in der Chipkontaktierung durch ungleichmäßig dicke Fügezonen nach Möglichkeit zu minimieren und die Einrichtung des Drahtmessers mit größter Sorgfalt zu erledigen.

Die heutigen Bondpads sind für das Bonden mit Aluminium-Runddraht und -Bändchen ausgelegt und verkraften dies gut. Wegen der höheren Materialhärte des Kupfers führt dagegen das Bonden auf Standardchips zu mechanischen Überlastungen. Die Folge sind Muschelausbrüche aus dem Halbleiter, Metallablösungen oder eine Zerrüttung der dielektrischen Unterschichten. Erste Erprobungen haben nun gezeigt, dass sich diese Belastung beim Schweißvorgang durch eine Aluminium-Walzplattierung der Kupferbändchen auf ein vertretbares Maß reduzieren lässt. Die Fa. Valeo hat aktuell im europäischen Verbundprojekt HOPE anhand von Funktionsmustern gezeigt, dass sich auch stark gedünnte Leistungshalbleiter-Chips mit Aluminium-kaschierten Kupferbändchen robust bonden lassen und sich dadurch der elektrische Zuleitungswiderstand minimiert, die Wärmeableitung vom Chip durch die Kontaktierung verbessert und sich die Lebensdauer der Kontaktierung durch eine besser an Silizium angepasste Wärmedehnung der Bändchen erhöht [9]. Im Vergleich zu Aluminiumdrähten bleiben Kupferbändchen unter elektrischer Last ca. 16° kälter, siehe Abb. 8. Das führt zu einer erhöhten Lebensdauer der Kontaktierung, da sich durch eine geringere Drahtdehnung die Biegebeanspruchung reduziert und somit die Arbeitshärtung im Fersenbereich des Bondloops sinkt. Für mittlere Strombelastungen scheint diese Kontaktierungstechnik ausreichend zu sein, wobei die Zerrüttung der Al-Kontaktmetallisierung die Zyklenfestigkeit weiterhin beschränkt.




Abb. 8: Vergleich der thermischen Belastung unterschiedlicher Draht-/Bändchen Materialien in der thermo-elektrischen Simulationsrechnung [9].

### 2.3 MAXIKON Diodentestchip

Derzeit werden von Unternehmen Untersuchungen zur robusteren Chipkontaktmetallisierung durchgeführt. Erprobt werden NiP / Au und galvanisch Kupfer. Beide Aufdickungsmetalle haben in einem AiF Projekt positive Ergebnisse im Hinblick auf die Bondbarkeit erzielt [9]. Infineon greift diese Idee zur Chip-Anschlußkontaktierung ebenfalls auf, wie veröffentlichte Untersuchungen an IGBT Chips mit Kupfer-Bondpadmetallisierung zeigen. Es ergab sich eine zehnfach höhere Lastwechselbeständigkeit von Cu-Sn diffusionsgelöteten IGBT-Chips mit Kupfer-Dickdrahtbondierungen. Limitierend war die auftretende Substratdelamination [10][11][12].

Die notwendige Umstellung der Bondpadmetallisierung auf den Halbleitern stellt einen großen Nachteil dieser Technologie dar. Zu Beginn des Projekts MAXIKON waren keine kommerziellen Leistungshalbleiter mit galvanisch abgeschiedener Kupfer-Kontaktmetallisierung für die Forschungsstellen erhältlich. Aus diesem Grund wurde am Fraunhofer ISIT eine einfache Diode als Testvehikel auf einem 200 mm Siliziumwafer entwickelt, siehe Abb. 9. Der Prozessierungsablauf ist in Tab. 4 dargestellt.




Abb. 9: MAXIKON Diodentestchip mit galvanischer Kupfermetallisierung.

Innerhalb des Projektes werden galvanisch abgeschiedene Kupfermetallisierungen im Bereich 10  $\mu\text{m}$  bis 40  $\mu\text{m}$  untersucht. Obwohl insbesondere die dick aufgebrachten Kupferpads große Probleme beim Waferdünnen durch fehlende Auflageflächen am Waferrand verursachen, ist die Waferdurchbiegung mit ca. 400  $\mu\text{m}$  noch im Rahmen. Der relativ hohe Durchlasswiderstand reduziert dabei den Strombedarf bei Lastwechseltests. Der Testchip verfügt über ein IGBT-ähnliches Kontaktlayout mit unterschiedlichen Gate-Kontaktgeometrien zur Entwicklung einer leistungsfähigen Gate-Drahtkontaktierung, siehe Abb. 10.




Abb. 10: Anordnung der Kontaktflächen auf dem MAXIKON Testchip.

Der Testchip hat eine Größe von 7,5 mm x 11,2 mm und besteht aus einem dotierten p/n-Übergang in einer n++ dotierten, 4  $\mu\text{m}$  dicken Epi-Siliziumschicht auf einem vordotierten n+ Siliziumwafer. Nach dem Waferdünnen auf ca. 150  $\mu\text{m}$  wurde eine industrieübliche Ti/Ni/Ag

Rückseitenmetallisierung aufgedampft, die sich insbesondere für das Silber-Sintern als auch für Flächenlötungen auf DCB Substraten eignet, z.B. in Dreiphasen-Brückenschaltung, siehe Abb. 12.

Die Durchbruchspannung der Dioden liegt bei ca. 100 V. Bei einer konstanten Bestromung mit 50 mA wurde die Temperaturabhängigkeit der Durchlassspannung mit 4 Testdioden für Temperaturen zwischen 29 °C und 193 °C ermittelt, siehe Abb. 11.




Abb. 11: Kalibrierung der Temperaturabhängigkeit der Durchlassspannung bei 50 mA Konstantstrom.




Abb. 12: Querschnitt der Testdiode (150 μm) mit dick ausgeführter Kupfermetallisierung.

In Tabelle ist der prinzipielle Fertigungsablauf der Testdiode im ISIT Reinraum aufgezeigt. Die Diodenfunktionalität wird mit nur einer Lithographieebene erzeugt. Die Implantation ist sehr flach ausgeführt um eine Wärmeentwicklung direkt unter der Kontaktmetallisierung zu erzeugen. Hierdurch wird die Vorderseitenkontaktierung im Lastwechseltest besonders beansprucht. Eine spezielle Kupfer-Diffusionsbarriere wurde nicht im Kontaktaufbau integriert um die Prozesskomplexität einfach zu halten. Dies hat sich im Nachhinein als sehr nachteilig erwiesen, weil durch eine starke Kupferdiffusion in die Epi-Polysiliziumschicht mechanischer Stress eingebracht wurde und zudem eine Verschiebung des pn-Übergangs und damit der Temperaturkalibrierung beobachtet wurde.

Tab. 4: Herstellungsprozess der MAXIKON Testdiode

Schritt	Bereich	Prozess	Parameter
0	FE	n-epi	13W: Vishay P1015N8, 0.8-1.5 mΩcm(n++)
1	Promis Start	Starting Material	-
2		Fabin	-
3	FE	Laser Marking	-
4	FE	p TUB implant	(Boron) ~ 1017cm-3, 190keV, 1E15 cm-2
	FE	RCA	-
5	FE	Anneal	RTP bei 1050°C, 30 sec, O2
6	FE	Fabout	-
7	MTK	Fabin	-
8	MTK	Sputter etch	TiW 40 / Cu 200
9	MTK	litho	AZ..., 30µm spin coating, bake
10	MTK	Descum + Cu Galvanik + Resistremoval	Cu Oberflächenanteil: 80% split Dicke: 5W 20µm, 4W~30µm, 4W 10µm
11	MTK	Plating base ätzen	-
12	MTK	isothropal Si etch	10µm tief, BKM LowExposedArea
13	MTK	Fabout	-
14	BM	grind	150µm Zieldicke, 2000 grid, destress
15	BM	standard	TiNiAg
16	BM	Fabout	-
17	Labor	sägen	auf UE111AJ, UV exposure
18	Promis Abschluß	Move to Location	-

## 2.4 Rückseitensinterung

Im Projekt wurden ausschließlich Leistungsmodule basierend auf druckgesinterten MAXIKON Dioden verwendet. Die Drucksinterung an Luft mit einer 100 Tonnen Ölpressen mit beheizten Presswerkzeugen wurde in zwei Schritten für das Projekt optimiert, siehe Abb. 13. Zuerst wurden teilgedünnte Si-Dummychips mit einer Ti/Ni/Ag-Rückseitenmetallisierung zur Parameterbestimmung und Werkzeuganpassung eingesetzt. Der Kantenschutz der DCB-Substrate und eine vollständige Unterfüllung der Chips mit Silbersinterpaste stellten sich als unabdingbar heraus. Um das Chipbruchrisiko zu minimieren, wurde die Sinterpaste übermäßig aufgedruckt. Zur Verifizierung der Schichthaftung nach dem Sinterprozess dient der Dornbiegeversuch, siehe Abb. 14. Die Zerstörung der Chips bei diesem Versuch ist gewollt und lässt Rückschlüsse auf die Robustheit der Sinterverbindung zu. Im nächsten Schritt wurde der Prozess für die Testdioden angepasst.



Abb. 13: Zur Sinterung von Halbleitern wird eine 100 t-Sinterpresse verwendet. Modifiziertes Standard Equipment (Tox Pressotechnik).





Abb. 14: DCB nach Dornbiegetest mit gesinterten Halbleitern (links). Die Detailaufnahme der Oberfläche zeigt eine feine Rissbildung im Si-Restmaterial, was eine qualitativ gute Sinterverbindung bestätigt (rechts). Weitere Details siehe Kapitel 2 Bericht der Forschungsstelle 2.

Dieser optimierte Silbersinterprozess dient zur Herstellung von Funktionsmustern auf  $\text{Al}_2\text{O}_3$ -DCBs mit Ni/Au Oberfläche, siehe Abb. 15.

Die Kupferoberflächen oxidieren bei dem an Luft durchgeführten Sintervorgang, daher müssen sie vor dem Drahtbonden für 5 Minuten bei Raumtemperatur in einem 10%-igen Essigsäurebad konditioniert werden. Anschließend werden sie mit DI-Wasser gespült und im Ofen bei 60 °C getrocknet. Dabei ist kein Einfluss auf die exponierte Silberschicht zu erkennen.




Abb. 15: Dreiphasen-Brückenschaltung auf DCB mit chem. Ni/Au Oberflächenbeschichtung und Silber-druckgesinterten MAXIKON Diodentestchips für Bondversuche und Lastwechseltests vor der Konditionierung im Essigsäurebad.

## 2.5 Kupfer-Bändchen Bondprozess

Kupfer hat eine hohe mechanische Festigkeit und oxidiert schnell an Luft. Beides sind problematische Eigenschaften für einen einfachen Drahtbondprozess, weil sich Kupferbändchen in Standard Aluminium-Bondpadmetallisierungen eingraben und sich die stabile Oxidschicht beim Bonden nicht durch die Reibungskräfte des Ultraschalls zermürben lässt. Die verwendeten Bändchen von Heraeus besitzen eine Breite von 2000 µm und eine Dicke von 200 µm. Im Rahmen der Arbeiten werden Kupferbänder mit der Rollenbezeichnung Cu D eingesetzt. Sie haben eine vom Hersteller angegebene Reißlast von mindestens 9400 cN bei ca. 48% Dehnung. Diese Kupferbänder sind Prototypen. Die ersten Bondversuche wurden bei der Fa. Hesse Mechatronics unter Anleitung und Parameterempfehlung durchgeführt. Begonnen wurde mit 3 Intervallen. Der Parametersatz, der zu einer erfolgreichen Schweißung auf einer Kupferplatte führte, wurde als Standardparametersatz festgelegt und diente forthin zur Optimierung, siehe Abb. 16. Es folgten diverse Parameteränderungen mit jeweils 5 Referenzbondungen. Der Mittelwert der nach den Parameteruntersuchungen als optimal angenommenen Werte ergibt auf der Kupferplatte und dem DCB-Substrat ca. 13 kg bei einer Standardabweichung > 10%.




Abb. 16: Erste reproduzierbare Kupfer-Bändchen Bondierungen auf Kupferplatte (links) und auf DCB (rechts).

Das Bonden mit Kupferbändchen auf Kupferplatte war der erste Schritt und wurde durch einige kleinere Maschinenmodifikationen erreicht. Zu Beginn wurden sehr hohe Bondkräfte (6000cN) für

lange Zeit eingebracht; pro Intervall wurde 500 ms geschweißt. Derart hohe Kräfte über einen langen Zeitraum sind für die Kontaktierung von industriellen IGBT Leistungshalbleitern unüblich, daher wurden andere Werkzeuggeometrien getestet und die Bondparameter weiter optimiert.

## 2.6 Funktionsmuster

Die ersten Funktionsmuster (FM A) wurden für das Einfahren des Bondprozesses mit Testdioden mit einer Kupferschichtdicke von 40 µm aufgebaut. Es wurde das standardmäßig mitgelieferte Prismen-Bondwerkzeug verwendet. Die Parameter wurden an die Chipoberfläche angepasst und die Loopgeometrie eingestellt. Obwohl es zu keinen makroskopischen Chipzerstörungen gekommen ist, bedarf die Charakterisierung der chipseitigen Kontaktierung noch weiterer Anstrengungen. Substratseitig zeigen Querschliffe, dass der Bondfuß keine durchgängige stoffschlüssige Verbindung aufweist. Stattdessen erzeugt die Topologie des Bondkeils einen Abdruck im Bändchenfuß, siehe Abb. 17. Abb. 18 zeigt die Zerrüttung der Nickel-Phosphor / Gold DCB-Oberfläche unter einem Bondfuß. Das Kupfermaterial des Bändchens scheint mit der Kupfermetallisierung des DCB direkt verschweißt zu sein. Nach Betrachtung der Scherfläche und unter Beachtung der Scherfestigkeit lässt sich daraus kein nachteiliger Effekt ableiten. Im nächsten Schritt wurden die erarbeiteten Bondparameter für die Kontaktierung der Testdioden auf den Dreiphasen-Brückenschaltungen eingesetzt, siehe Abb. 19.




Abb. 17: Werkzeugeinprägung in Kupfer-Bändchenoberfläche.



Abb. 18: Detail einer Kupfer Bändchenbondierung auf DCB. Die chem. Ni/Au Beschichtung wird durch die Krafteinleitung zerrüttet.




Abb. 19: Erstes Funktionsmuster (FM A) mit Kupfer-Bändchenbondierungen.

An den FM A wurden beschleunigte Lastwechseltests durchgeführt: Ein Laststrom in Höhe von 125A wurde dabei für je 2 Sekunden in variablen Intervallen so appliziert, dass eine Temperaturdifferenz der Komponenten von  $\Delta T = 150 \text{ K}$  gegenüber der Umgebungstemperatur erreicht wurde. Diese Tests sollten erste Erkenntnisse über die Bondfestigkeit im Lastfall liefern. Die Bauteile fielen nach 42.000 Zyklen aus, siehe Abb. 20.




Abb. 20: FM A nach beschleunigtem Lastwechseltest.

Die Lastwechselzahl war für das gewählte  $\Delta T$  akzeptabel, jedoch waren verschiedene, neue Ausfallmechanismen zu beobachten. Es kam zur Zerrüttung der Sinterschicht, Ablösung des DCB Kupfers von der Keramik, Ablösung des galvanischen Kupfers der Diode, Durchschlägen und Bondabhebern, siehe Abb. 21.





Abb. 21: FMA nach Lastwechseltest mit  $\Delta T$  150 K. Zerrüttung der Sinterschicht, Bondabheber, Ablösung der Kupfermetallisierung von der Diode (links). Bruch der Keramik, Ablösung der Kupferschicht von der DCB Keramik und der Diode (rechts).

Um die für die hier angestrebten Untersuchungen irrelevanten Ausfallmechanismen zu unterdrücken, wurde das  $\Delta T$  für alle weiteren Lastwechseluntersuchungen auf den gängigen Wert von 100 K reduziert, was einen geringeren Laststrom von nur noch 50 A zur Folge hat. Die Zuverlässigkeit der Kontaktierung ist deutlich höher als mit konventionell aufgebauten Leistungshalbleitern, siehe Darstellung unten.



Im nächsten Versuchsdurchlauf wurden Bondwerkzeuge mit planer Schweißfläche untersucht. Es hat sich gezeigt, dass die Bondkraft bei diesem Werkzeug höher gewählt werden muss als bei der mit Prismen strukturierten Oberfläche. Das liegt daran, dass der Bondkeil (Wedge) leichter ins Rutschen geraten kann, da keine Topographie vorhanden ist, die ihn mit dem Bändchen „verzahnt“. Es ist auffällig, dass die Durchwalzung der Kupfermetallisierung auf der Chipoberfläche

mit diesem Bondtool deutlich geringer ist. Das ist ein Vorteil für Bauteile, die oberflächennahe Trenches aufweisen, siehe Abb. 22.




Abb. 22: Durchwirkung der Kupfermetallisierung auf der Diode mit einem Prismenwerkzeug (links) und mit einem planen Werkzeug (rechts).

Der erste Lastwechseltest hatte gezeigt, dass die Stromeinprägung über die beiden Diodenhälften nicht gleichmäßig verlief, siehe Abb. 23.




Abb. 23: Die beiden in Reihe geschalteten Dioden werden nur partiell erwärmt, der hintere Bereich bleibt vergleichsweise kalt.

Um dem entgegen zu wirken, wurde ein FM B entwickelt. Es wird in der Art des FM A, allerdings mit planem Werkzeug gebondet und eine weitere Verbindung vom hinteren Bereich der Diode zum DCB gesetzt, siehe Abb. 24.




Abb. 24: FM B\_2, Stapelbonds auf der Dreibrückenschaltung.

Damit die Stapelbonds realisiert werden können, muss vorerst die untere Verbindung für einen darüber gesetzten Bond optimiert werden. Statt einer Bondung pro Aufsetzpunkt wurden daher zwei Stück in einem Abstand von ca. 500  $\mu\text{m}$  gesetzt. Auf diese so entstandene plane Fläche konnte das obere Bändchen platziert werden.

Die Bauteile wurden mit den oben angegebenen Parametern gezykelt und fielen bereits nach 25.000 Lastwechseln aus. Es wurde stets nur eine Diode zur Zeit untersucht. Makroskopisch sind die Proben in Ordnung. Elektrische Messungen haben gezeigt, dass die Diode ausgefallen ist, während die Bondverbindungen weiterhin intakt blieben. Diese geringe Lastwechselbeständigkeit kann von einer Vorschädigung der Diode im Bereich der Stapelbondung herrühren. Dort wird auf einer kleinen Fläche dreimal eine hohe Belastung eingebracht. Eine lokale Überhitzung der Diode wurde ebenfalls als Ursache für den Ausfall des Testvehikels vermutet. Bereits die Thermographieaufnahmen der ersten Lastwechseluntersuchungen zeigen Hotspots mit deutlich höherem  $\Delta T$  als dem ursprünglich eingestellten. Als Folge wurden die vereinfachten Funktionsmuster FM C mit lediglich einer Source-Kontaktierung aufgebaut, siehe Abb. 25. Diese sollten dazu dienen einen Ausfall in den Bondflächen selbst zu provozieren, ohne die Diode übermäßig zu beanspruchen.




Abb. 25: FM C, nur eine Hälfte der Diode wurde an das DCB kontaktiert, um einen möglichst unkomplizierten Stromdurchgang zu gewährleisten.

Die Proben wurden mit identischen Parametern wie die FM B geprüft. Der Ausfall erfolgte im Mittel nach 280.000 Zyklen. Trotz der deutlich höheren Lastwechselfestigkeit ist es nicht zum Ausfall in den Bondflächen, sondern erneut zum Versagen der Diode gekommen.

Nach einiger Recherche stellte sich heraus, dass die Diode in ihrer Grundkonstruktion bereits einen gravierenden Fehler aufwies, es fehlte eine Kupfer-Diffusionssperre. Das Kupfer der Oberflächenmetallisierung konnte somit ungehindert in das Silizium des Halbleiters diffundieren

und hat die Eigenschaften des Bauteils nach und nach verändert. Aus diesem Grund haben sich die Kennlinien im Verlauf der Lastwechseltests verschoben und mussten stetig korrigiert werden.

## 2.7 Standzeituntersuchungen

Der letzte Abschnitt des Projekts befasst sich mit der Standzeituntersuchung aller am Bondprozess beteiligten Werkzeuge, dem Bondkeil, Messer und der Drahtführung. Hierzu dienten auf Maß geschnittene 3 mm starke Kupferplatten. Auf diesen Substraten konnten einige Hundert Bondierungen automatisch ausgeführt werden, siehe Abb. 26.




Abb. 26: Kupferplatte für Werkzeug Verschleißtest. Etwa 500 Bondierungen wurden auf jeder Platte automatisch ausgeführt. Die Bondfestigkeit wurde an Stichproben im Verlauf der Werkzeugalterung durch Schertests untersucht.

Es wurde mit dem Standardwerkzeug begonnen, siehe Abb. 27.




Abb. 27: Prismenwerkzeug bei Untersuchungsbeginn

Nach bereits 1.200 Bonds ist das Prismenwerkzeug an den Ecken sehr stark ausgebrochen und es hat sich Material zwischen den Prismen angesammelt, siehe Abb. 28. Der Versuch wurde beendet, da die Bondfestigkeit signifikant abgenommen hat. Zu Beginn betrug sie im Mittel 6,6 kg, nach 1.200 Bonds lag der Mittelwert bei nur noch 3,6 kg. Die Drahtführung und das Messer weisen nur minimale Verschleißspuren auf.




Abb. 28: Prismenwerkzeug nach 1.200 Bonds

Im Vergleich hierzu wurde das plane Werkzeug ebenfalls untersucht. Erste kleinere Verschleißerscheinungen zeigten sich nach ca. 7.500 Verbindungen. Der Versuch wurde bei knapp 14.000 Bonds wegen Verschleiß an der Unterseite des Werkzeugs beendet, siehe Abb. 29. Die Scherwerte der ersten Bondungen haben einen Mittelwert von 6,3 kg, die letzten einen von 5,9 kg. Die Verschlechterung ist nicht so deutlich wie beim Prismenwerkzeug. Für einen Vergleich der Festigkeit von Prismen-Tool und planem Tool, siehe Tab. 5.

Die Drahtführung zeigt in diesem Fall deutlich mehr Verschleiß als im ersten Test und müsste innerhalb der nächsten 5.000 Bondierungen wahrscheinlich ausgetauscht werden. Das Messer ist bei dieser Untersuchung weiterhin in gutem Zustand.




Abb. 29: Das plane Bondwerkzeug zeigt leichten Verschleiß erst nach 14.000 Verbindungen.

Tab. 5: Vergleich der Festigkeit von Prismen-Tool und planem Tool für eine Testanzahl N = 10.

		Oh Festigkeit	Nach 1.211 Schweißungen	Nach 13. 800 Schweißungen
<b>Prismen-Tool</b>  DEWEYL Tool Co. MF-508-C-1/8-2.622- .0920X.024-C4-A- 10-5-2-2.6 MTA=3°	Min. Kraft:	4.028 kg	2.559 kg	-
	Max. Kraft:	8.947 kg	4.806 kg	-
	Mittelwert:	6.664 kg	3.678 kg	-
	Standardab:	1.460 kg	0.681 kg	-
<b>Planes Tool</b>  DEWEYL Tool Co. MF-508-1/8-2.622- .0920X.024-C4-A- 10-5-2-2.6 MTA=3°	Min Kraft:	5.674 kg	-	2.862 kg
	Max. Kraft:	7.277kg	-	7.581 kg
	Mittelwert:	6.328 kg	-	5.900 kg
	Standardab.:	0.400 kg	-	1.486 kg

Der Werkzeugverschleiß zeigt sich in der Verformung und im Materialverlust der Drahtführungen, siehe Abb. 30-31. Die Standzeit der zur Verfügung stehenden Drahtführungen wird auf ca. 40.000 Bondierungen abgeschätzt. Die Schneidgeometrie des Messers erleidet Ausbrüche, die zu einer Abnahme der Schneidleistung führen. Da die Schneidkraft schon maximal eingestellt werden musste kann die Verschlechterung nicht kompensiert werden. Ein Auswechseln nach ca. 25.000 Schnitten erscheint erforderlich, siehe Abb. 32-33. Das Prismen-Tool leidet an Kanteneinbrüchen in der WolframCarbid Spitze. Hierdurch werden die Schweißareale unzulässig beeinträchtigt. Eine Standzeit von nur etwa 2000 Schweißungen wird erzielt! Siehe Abb. 34. Die satinierte Unterseite des planen Bondkeils verändert sich durch Materialabrieb im Sinne eines Einschleifens. Grobe Ausbrüche wurden nicht bemerkt. Der Verlust der Satinierung verändert die Ultraschalleinkopplung in den Draht, kann aber in Grenzen nachgeregelt werden. Eine Standzeit von ca. 20.000-25.000 Bondierungen erscheint möglich.




Abb. 30: Kunststoff Drahtführung nach 1.211 Schweißungen (Vorder- und Rückansicht).




Abb. 31: Drahtführung nach 13.800 Schweißungen (Vorder- und Rückansicht).




Abb. 32: Messer nach 1.211 Schweißungen (Vorder- und Rückansicht).



Abb. 33: Messer nach 13.800 Schweißungen (Vorder- und Rückansicht).



Abb. 34: Prismen-Tool nach 1.211 Schweißungen (Vorder- und Rückansicht).





Abb. 35: Planes Tool nach 13.800 Schweißungen (Vorder- und Rückansicht).

## 2.8 Fazit und Ausblick

Im MAXIKON Projektrahmen konnte die Forschungsstelle 1 eine Kupferbändchen-Bondtechnologie für Ag-druckgesinterte Leistungshalbleiter auf DCB Substraten und für die Kontaktierung zwischen Substraten und zur Außenkontaktierung mit einem modifizierten Drahtbonder der Fa. Hesse Mechatronics, Typ BJ 939, entwickeln. Hierzu wurden spezielle Testdioden mit Kupfermetallisierung beim Fraunhofer ISIT konzipiert und gefertigt. Drei Typen von Funktionsmustern wurden aufgebaut und Lastwechselprüfungen unterzogen. Das Ziel bestand in der Verdopplung der Zyklen im Verhältnis zu Aluminium-Runddrähten, die Lebensdauer des FM C liegt bei ca. dem 7-fachen. Die Bondzeiten sind mit 150 ms pro Stitch vergleichbar mit dem Dickdrahtbonden. Die Übertragbarkeit der Bondparameter auf kommerzielle IGBTs, Leistungstransistoren und Dioden wurde untersucht. Hierbei hat sich leider gezeigt, dass derzeit verfügbare Leistungshalbleiter mit einer auf Aluminium aufbauenden Kupferdeckmetallisierung den hohen Bondbeanspruchungen nicht standhalten können. Für die Anwendung der Kupferbändchen Bondierungstechnologie sind Halbleiter mit spezieller Kontaktmetallisierung notwendig, um eine Bauteilerstörung durch Scherbelastung der dielektrischen Transistorstrukturen zu vermeiden. Die Technologieanwendung zur Kontaktierung von

Außenstromanschlüssen und zur Verbindung von modularen Substraten ist ohne großen Aufwand möglich. Die Verschleißuntersuchungen haben jedoch gezeigt, dass noch viel Optimierungsarbeit in die Bondwerkzeuge investiert werden muss, um die Werkzeugkosten niedrig zu halten.

Die Technologie stößt auf breites Interesse in der deutschen Industrie. Eine erfolgreiche Technologieanwendung an kundenspezifischen Leistungsmodulen mit speziell metallisierten Leistungsbaulementen wurde vom ISIT für eine deutsche Elektronikfirma durchgeführt.

## Literatur

- [1] Schmitt, G.; Ansteuerung von Hochvolt-IGBTs über optimierte Gatestromprofile, Dissertation Bergische Universität Wuppertal, 24.07.2009
- [2] Power electronics reliability – the materials behaviour is the key, Max H. Poech, PCIM 2010, Nürnberg
- [3] Sedlmair, J.; Mehr Strom, mehr Produktivität - Drahtbonden mit Heavy Aluminum Ribbon, Jahrbuch Mikroverbindungstechnik 2007/2008, S. 40 - 48, DVS-Verlag, Düsseldorf 2007
- [4] Elliott, R.; Aluminium-Bändchen-Bonden in der Praxis, productronic 5, 2010-08-02
- [5] Milke, E.; Mueller, T.; High Temperature behaviour and reliability of Al-ribbon for automotive applications, 2nd Electronics Systemintegration Technology Conference, Greenwich, UK, 2008
- [6] Bonding Ribbons, [www.heraeus-contactmaterials.com/en/products/bondingribbons.html](http://www.heraeus-contactmaterials.com/en/products/bondingribbons.html)
- [7] Abschlussbericht WIRECOAT, Entwicklung einer Prozesskette für die Herstellung, die Verarbeitung und den Einsatz von beschichteten Bonddrähten, Förderkennzeichen 02PG2340 - 2349
- [8] Morelle, J.-M., IML Mechatronic packaging technology, an innovative solution for automotive power electronics, Valeo presentation of the EC project HOPE, ECPE Workshop, Oct. 7th-8th, 2008
- [9] AiF 12.497B, Bonden mit Cu-Draht in der Leistungselektronik, 25.09.2002
- [10] Siepe, D.; Bayerer, R.; Roth, R.; The future of wire bonding is? Wire Bonding!, CIPS 2010
- [11] Guth K., et al., New assembly and interconnects beyond sintering methods, PCIM 2010
- [12] Luniewski, P., et al., Cu Bonds and Chip-to Substrate Joints Beyond Silver Sintering, Bodos Power 2010-08

## 3 Bericht der Forschungsstelle 2

### 3.1 Inhalt und Zielsetzung

Das Forschungsprojekt MAXIKON beschreibt eine „Zuverlässige Kontaktierung von Höchstleistungsbau-elementen in der Leistungselektronik durch innovative Bändchen- und Litzeverbindungen“. Der Projektzeitraum umfasste die Zeit vom 01.07.2011 bis 30.06.2013.

Das erste Kapitel gibt einen Überblick des Forschungsprojektes MAXIKON und beschreibt die Forschungsziele des Institutes für Mechatronik der Fachhochschule Kiel und die durchgeführten Tätigkeiten. Außerdem gibt es einen Überblick über die Vorgehensweise der Arbeiten und der erreichten Ziele im Projekt.


Das Kapitel 2 „Großquerschnittssintern“ beschreibt die Teilaufgabe A im Forschungsprojekt. Sie umfasst die Herstellung und den Aufbau von Leistungsmodulen in Silbersintertechnik. Hierbei wird auf die Fertigung, die Prüfverfahren (zerstörende Prüfverfahren) von Sinterverbindungen in der Aufbau und Verbindungstechnik und die Auslieferung der gefertigten Leistungsmodule näher eingegangen.

Im Kapitel 3 „Oberseitige Kontaktierung in Silbersintertechnik“ wird auf die Teilaufgabe B des Projektes näher eingegangen. Es wird der Forschungsstand des Instituts für Mechatronik der Fachhochschule Kiel aus dem Projekt Autosinter (ISH-Projekt 2010) aufgegriffen und weiterentwickelt. Den Abschluss dieses Kapitels bilden Untersuchungen der Zuverlässigkeit solcher Verbindungstechniken. Im Einzelnen wird die thermomechanischen Belastungen (PC-Test = Power Cycle Test oder Lastwechseltest) der vollgesinterten Aufbauten dargestellt. Diese gibt Auskunft über die Lebensdauer solcher aufgebauten Verbindungen, die sowohl oberseitig als auch unterseitig des Halbleiters in Silbersintertechnik kontaktiert sind.


Die vorrangige Zielsetzung des Projektes (der Fachhochschule Kiel) ist es, eine oberseitige Chip-Kontaktierung in Silbersintertechnik herzustellen, die stabil und robust ist und den Leistungshalbleiter im Prozess nicht zerstört. Insbesondere wird der Forschungsweg beschrieben, wie eine möglich industrielle Anwendung zu einer oberseitigen Kontaktierung von Leistungshalbleitern in Silbersintertechnik aussehen kann.

#### 3.1.1 Stand der Technik und Motivation

Frühe Alters- und Ausfallerscheinungen durch thermomechanische Spannungen zwischen Chipoberfläche und Bonddrahtmaterial sowie unterschiedliche Längenausdehnung zwischen den Verbindungspunkten auf dem Halbleitern und dem Substrat haben eine Belastung des Draht-Bonds zur Folge. Typische Ausfallerscheinungen sind in Abb. 36 ersichtlich



Bildquelle: Fraunhofer ISIT



Bildquelle: Fa.Bosch

Abb. 36 Probleme der oberseitigen Chip-Bondverbindung

Um eine oberseitige Kontaktierung zu schaffen, wurde der Fokus in diesem Projekt auf ein sinterfähiges Flachband gelegt, da eine industrielle Fertigung von geflochtenem Sinterbändchen oder Sinterlitzen im Punktsinterverfahren kaum, wenn gar nicht realisierbar erschien. Die

möglichen Punktsinterverfahren wurden bereits im Forschungsprojekt AutoSinter (ISH-Projekt 2010) erforscht und dargelegt. Dabei wurde auch gezeigt, dass mehrere Punktsinterungen (siehe Abb. 37) auf einem Modul zahlenmäßig limitiert sind, da die Sinterfähigkeit im Sinne der Prozesszeit durch die Prozesstemperatur begrenzt ist. Nach einer bestimmten Zeit des Temperatureintrages auf das Substrat verliert die aufgetragene NTV-Schicht ihre Verbindungsfähigkeit (Sinterfähigkeit) und damit ist die Anzahl der Punktsinterung pro Baugruppe begrenzt. Außerdem ist der Eintrag einer punktuellen Kraft (Sinterdruck) auf einen Teil der Halbleiterfläche oft zerstörend für das Silizium-Bauteil (Chip). Eine vollflächige Druckverteilung (quasi hydrostatisch) über die gesamte Bauteilfläche ist hingegen nicht schädigend für den Halbleiter. Somit war es unter anderem auch ein Ziel eine oberseitige Kontaktierung von mehreren Halbleitern in einem Sinterprozessschritt zu ermöglichen.



Abb. 37 Ag-Punktsintern mit Flechtbändchen

### 3.1.2 Projektstruktur und zielführende Tätigkeiten

Die folgende Abb.38 gibt eine strukturelle Übersicht des Projektes wieder und zeigt außerdem die Zusammenhänge der Untersuchungen, die letztendlich zu den beiden Projektzielen führten.




Abb. 18 Projektstruktur

### 3.2 Teilaufgabe A: Großquerschnittssintern

Im Projekt wurden verschiedene Bauelemente von den Projektpartnern und von den Firmen des projektbegleitenden Ausschusses zur Verfügung beigestellt. Im Verlauf dieses Berichtes wird wiederholt auf die verwendeten Bauteile eingegangen und jeweils erklärt. Außerdem wurden weitere Arbeitsvorbereitungen und weitere Versuche für die oberseitige Kontaktierung mit Cu-Ag- und Cu/Ni/Au-Flachbändchen durchgeführt. Es wurden dazu DCBs, Halbleiter und weitere sinterfähige Materialien im Sinterprüfverfahren wie den Dornbiegetest, Peelttest und den Schertest verwendet, um eine Sinterfähigkeit erkennen und beurteilen zu können. Weitere Informationen zu den Prüfverfahren und der Entwicklung einer Nomenklatur für eine Auswertung der Prüfverfahren sind im Kapitel 2.3 und im Anhang 2.15 beschrieben.

### 3.3 Fertigungsablauf der Silbersintertechnik mit Leistungshalbleitern

Im Folgenden wird die Musterbaufertigung von Leistungshalbleitern auf einer DCB dargestellt. Diese sind immer Losgrößen-, Material- und Chargenabhängig, daher geht für jede Fertigung, wie bereits erklärt, eine Sinterfähigkeitsuntersuchung vorweg, um Prozesssicherheit zu erlangen. Die benötigten Maschinen der Sinterfertigung werden vor der Verwendung hochgefahren und entsprechend vorbereitet. Dies betrifft vor allem die Sinterpresse, die Bestückungs- und die Trocknungsanlage, da sich diese vor der ersten Nutzung auf eine festgelegt Temperatur einschwingen müssen.

#### 3.3.1 Schablonendruck.

Um Kosten und Zeit zu sparen, wurden das Schablonenlayout und die Druckschablone und auch andere Materialien sowie diverser Sintermaschinenzubehör aus dem ISH Forschungsprojekt NELE gewählt und verwendet, siehe Abb. 38 und 39.



Abb. 38 Schablonendruck

**Schablonendruck :Aufbringung der Ag-Pasten auf die DCB mittels Schablonendruck mit modifiziertem Standard Equipment (EKRA), siehe Abb. 40.**



Abb. 39 Schablonendruck




Abb. 40 Bedruckte DCB (nass)

In dem Prozessschritt des Druckens von NTV-Pasten mit einer manuellen Druckmaschine der Firma EKRA hat sich gezeigt, dass 3-5 Einsteller-DCB pro Fertigung benötigt werden, um die optimale Druckqualität zu erhalten. Es wurden Anstrengungen unternommen, um diesen Prozess

zu optimieren. Dazu wurden Untersuchungen im Applikationslabor der Firma EKRA durchgeführt die zu einer Prozessoptimierung führten. Es erfolgte die Anschaffung einer neuen automatischen Schablonendruckmaschine der Firma EKRA. Es handelt sich hierbei um die EKRA X5. Diese Anschaffung erfolgte nicht über Projektmittel dieses Projektes, sondern wurde aus Eigenmitteln des Institutes getätigt.

### 3.3.2 Trocknung

Als NTV-Paste wurde die Paste LTS 043 von Heraeus verwendet. Die Trocknung erfolgt nach einem festgelegten und wiederholbaren Ablauf, entsprechend der Herstellervorgaben.

### 3.3.3 Die-Attach

Der Die-Attach erfolgte mit einer semi-automatischen Chip-Bestückung mit dem sinter-spezifisch aufgerüsteten Die-Bonder der Firma Ziemann und Urban, siehe Abb. 41, 42 und 43.



Abb. 41 Pick & Place 01



Abb. 42 P&P 02



Abb. 43 P&P 03

Die Chip-Bestückung kann von einem Wafer und aus einem Waffle-Pack erfolgen. Das Absetzen und Fixieren auf dem Substrat muss mittig auf die Pad-Fläche platziergenau erfolgen (siehe Abb. 44, 45, 46), damit sie nicht auf die im Pastendruckprozess erzeugte Randerhöhung aufliegen und im Drucksinterprozess brechen. Im Folgenden wird die Bestückung der Test-Chips mit Cu-Oberfläche dargestellt.




Abb. 44 Chipplatzierung 01




Abb. 45 Chipplatzierung 02




Abb. 46 Chipplatzierung 03

### 3.3.4 Prozessschritte der Silbersinterung

In den folgenden Abbildungen werden die einzelnen Fertigungsschritte des Silbersinterprozesses dargestellt. Die Fertigung der Musteraufbauten erfolgte an einer modifizierten 100t-Sinterpresse der Firma Tox Pressotechnik.



Abb. 47. Sinterpresse

**Sinterpresse:**  
Zur Sinterung von Halbleitern wird eine 100t-Sinterpresse verwendet. Modifiziertes Standard Equipment (Tox Pressotechnik)




1. Sintervorbereitungen



4. Entnommenes Sinternutzen nach dem Sinterprozess




2. Einlegen des Sinternutzens unter die Sinterpresse



5. Gesinterte Dreiphasen-Brückenschaltung



3. Sinterprozess



6. Gesinterte Dreiphasen-Brückenschaltung

Abbildung 48 Sinterfertigungsschritte

Der Fertigungsablauf des Silbersinterprozesses gliedert sich wie folgt:

Zunächst erfolgt eine Bestückung der DCBs in einem Sinternutzen (spezifisches Werkzeug zur Fixierung und Platzierung der Substrate entnehmbar zwischen Ober- und Unterstempel der Sinterpresse, Applikationsabhängig). Als zweiter Schritt wird der Sinternutzen in der Presse auf dem Unterstempel platziert und ausgerichtet. Anschließend wird der Sinterstempel (Oberstempel) auf das Nutzen gefahren und die Sinterpressung erfolgt. Es handelt sich hier um eine Applikation von Temperatur, Druck und Zeit (250°C, 25MPa @ 4 Minuten). Nach diesem Sinterprozess wird der Sinterstempel hoch gefahren, der Sinternutzen entnommen und nach Abkühlung auf Raumtemperatur können die gesinterten Substrate entnommen werden.

### 3.3.5 Kurzerklärung zu den Prüfverfahren auf Sinterfähigkeit

Peetest (als zerstörende Prüfung):

Der Peetest dient zur Untersuchung von Oberflächen (DCB-Oberflächen) auf Sinterbarkeit. Wie hier in der Abb. 49 schematisch dargestellt ist, wird ein Vollsilberbändchen auf eine DCB im Sinterverfahren gefügt und anschließend im Winkel von 90° von der DCB gezogen. Die Kraftwerte werden in einem Kraft-Weg-Diagramm aufgenommen und einer Auswertung zugeführt. Anschließend wird eine optische Beurteilung des Bruches vorgenommen. Randbedingungen aller Messungen sind Raumtemperatur bei ca. 20°C.




Abb. 49 Prinzipdarstellung eines Peetest und Prüfling

Schertest (als zerstörende Prüfung):

Der Schertest dient als 2. Prüfmethode zur Beurteilung der Sinterfähigkeit zweier Fügepartner. Im Folgenden (Abb. 50) wird das Prinzip des Schertestes dargestellt. Die Scherhöhe beträgt ca. 10% der Bauteilhöhe. Die jeweiligen Kraft-Weg-Daten werden aufgenommen und das dazugehörige Kraftmaximum wird einer statistischen Auswertung übergeben. Es werden auch optische Bewertungen des Scherergebnisses (Chiprückstand) vorgenommen. Randbedingungen aller Messungen sind Raumtemperatur bei ca. 20°C. Als Prüfling wurde ein Scherkörper mit der Kantenlänge 2,3 mm x 2,3 mm verwendet, der auf baugleichem Substrat gefügt wird.




Abb. 50 Prinzipdarstellung eines Schertest und Prüfling

Im Verlauf und Rahmen dieses Projektes wurden für diese Prüfverfahren verschiedene Bruch-Codes graphisch entworfen und entwickelt, um eine schnelle Auskunft über die Art des Peel- oder Scher-Bruches zu erhalten. Die Bruchcodes im Zusammenhang mit den ermittelten Kraftwerten geben Auskünfte über die Anhaftung beider Fügepartner. So ist eine schnelle Beurteilung der Sinterfähigkeit unkompliziert möglich. Siehe dazu die entwickelten Bruchcodes im Anhang 2.15 und 2.16.

Dornbiegetest Schnelltest qualitativ (als zerstörende Prüfung):

Der Dornbiegetest (Abb. 51) ist schließlich eine dritte Prüfmethode zur Beurteilung der Sinterfähigkeit zweier Fügepartner. Auch dieses Prüfverfahren gibt Auskunft über die Anhaftungseigenschaften und dient zur schnellen qualitativen Beurteilung der Anbindungen. Die Prüfung erfolgt händisch, wobei keine Messwertaufnahme erfolgt.



Abb. 51 Prinzipdarstellung eines Dornbiegetest und Prüfling

Sowohl der Pelltest, der Schertest als auch der Dornbiegetest als Sinterprüfverfahren, zeigen als zerstörende Prüfungen, wo bei den Fügeverbindungen die jeweiligen Schwachstellen im aufgebauten System liegen. Somit geben sie Auskunft über die jeweilige qualitative Sinteranbindung. Außerdem ist durch die Messwertaufnahmen auch eine quantitative Auswertung und Beurteilung möglich.

### 3.4 Sinterfähigkeitsuntersuchung der beigestellten Proben

Es wurden 2 Unterschiedliche Halbleiter für die Musterbaufertigung der FhG ISIT zur Verfügung gestellt an denen auch Sinterfähigkeitsuntersuchungen durchgeführt wurden. Zum Einen handelte es sich um einen Dummy-Chip (Ti/Ni/Ag-Oberflächen beidseitig, 350 $\mu$ m dick, auf Chipmaß 7,5mm x 11mm) und zum Anderen um einen Diodentest-Chip mit oberseitiger Kupferoberfläche des Halbleiters (Unterseite Ti/Ni/Ag-Oberfläche, 150 $\mu$ m dick, auf Chipmaß 7,5mm x 11mm). Zunächst wurde mit beiden Chargen eine Sinterfähigkeit zwischen DCB und Chip-Unterseite qualitativ nachgewiesen. Letztendlich wurden nur mit den Diodentest-Chip mit Kupferoberfläche die Muster in Kleinserie gefertigt, um die Projektpartner mit Mustermaterial zu beliefern. (Abb. 59)

Es handelt sich bei den ersten Sinteruntersuchungen um folgende Fügepartner: Als Substrat diente eine DCB's (Cu/Ni/Au-Oberfläche von Fa. Curamik). Die zweiten Fügepartner waren die o.g. Diodentes-Chips.

### 3.4.1 Qualitativer Dornbiegetest mit Dummy-Chips



Abb. 52 Dornbiegetest

Gesinterter Dummy-Chip auf DCB nach einem Dornbiegetest (Abb. 52). Hier sichtbar eine gebogene DCB mit gesinteren Halbleitern



Abb. 53 Dornbiegetest Auswertung 01

Wie in der Abb. 53 deutlich zu erkennen ist, befindet sich nach dem Dornbiegetest noch großflächig Si-Material auf dem gesinteren Substrat (100% Si-Restmaterial) Diese Oberfläche zeigt eine feine Rissbildung im Si-Restmaterial, welches eine qualitativ gute Sinterverbindung bestätigt. Das Si-Material ist oberhalb der unterseitigen Chipmetallisierung, also im Halbleiter, weggebrochen.




Abb. 54 Dornbiegetest Auswertung 02

In der Abb. 54 ist sichtbar, dass ein Materialbruch im Silizium des Dummy-Chips erfolgte.

Nach diesen Erkenntnissen der qualitativen Dornbiegeprüfung, weist die unterseitige Chipmetallisierung des Dummy-Chips gute Sintereigenschaften auf. Für die finalen Si-Halbleiter der aufzubauenden Prüflinge, war daher eine gleichartige Metallisierung und Oberflächenbeschaffenheit zu wählen.

### 3.4.2 Qualitativer Dornbiegetest mit Diodentest-Chip mit oberseitiger Cu-Schicht




Abbildung 55 Dornbiegetest

Gesinterter Chip auf DCB nach einem Dornbiegetest, siehe Abb. 55. Auch hier ist die gebogene DCB mit gesinterten Halbleitern mit Cu-Oberflächen oberseitig zu erkennen.




Abbildung 56 DCB Chipfläche

Wie in der Abb. 56 deutlich zu erkennen ist, befindet sich nach dem Dornbiegetest noch großflächig Ag-Schicht -Material (Ag-Schicht-Restmaterial, sowie Si-Material des Halbleiters). auf dem gesinterten Substrat (DCB)




Abbildung 57 Abgefallene Chipunterseite

In Abb. 57 ( abgefallenen Chipunterseite) ist zu erkennen, dass noch Restmaterial der Ag-Schicht auf der Unterseite des Chips vorhanden ist. Die Fügepartner haben sich bei diesem Test in der Ag-Schicht getrennt. Das heißt, dass es zu einer Sinteranbindung an der Chipunterseite und auf der DCB kam, was qualitativ zunächst gut zu bewerten ist.

Nach diesen Erkenntnissen der qualitativen Dornbiegeprüfung, weist die unterseitige Chipmetallisierung der gelieferten Diodentest-Chips mit oberseitiger Cu-Metallisierung zunächst gute Sintereigenschaften auf. Ein Vergleich mit den ersten Diodentest-Chips und den finalen Diodentest-Chips (oberseitig Cu) zeigt, dass sich die Brüche im ersten Fall im oberen Fügepartner (also im Halbleiter) und im zweiten Fall im Interface DCB und Halbleiter. Beide Verbindungen, wiesen eine feste und stabile Sinteranbindung auf. Die Anhaftung, bzw. Sinterfähigkeit ist Losgrößen-, Material- und Chargenabhängig.

### 3.5 Lieferungen von Musteraufbauten an die Projektpartner

Aufgrund der qualitativ guten Ergebnisse der vorgelagerten Sinterfähigkeitsuntersuchungen der beigestellten Proben wurden in der Gesamtlaufzeit des Projektes Musteraufbauten in Kleinserie in der Sinterprozesslinien der Fachhochschule Kiel aufgebaut und für weitere Untersuchungen den Projektpartnern zugesandt. Die Abb. 58 zeigt eine gesinterte Brückenschaltung mit oberseitiger Kupfermetallisierung.




Abb. 58 Gesinterte Brückenschaltung

Es wurden bis zum Projektende insgesamt 9 Lieferungen von 124 gesinterten Musteraufbauten an die Projektpartner für weiter Untersuchungen gesendet, um grundsätzliche Bondversuche mit Bändchen und Drähten an gesinterten Halbleitern auf DCB-Substraten zu unternehmen und weitere Erfahrungen mit gesinterten Halbleitern zu sammeln. Die Folgende Auflistung (Abb. 59) gibt Auskunft über den Lieferzeitpunkt und die Menge der Musteraufbauten.

Pos.	Lieferdatum:	FHG-ISIT	Menge:	TU-Dresden	Menge:
1.	23.02.2012	DCB Baugruppen á 6 MOSFETs	8	DCB Baugruppen á 6 MOSFETs	8
2.	01.07.2012	Testmuster (mit 40µm Cu-Metallisierung)	22	-	0
3.	29.08.2012	Testmuster (je 10 Stück mit 10µm Cu-Metallisierung und je 10 Stück mit 25µm Cu-Metallisierung)	20	-	0
4.	05.10.2012	Testmuster (Bestückung 2 Dioden mit 10µm; 2 Dioden mit 25µm und 2 mit 40µm Kupfer)	8		
5.	07.01.2013	Testmuster Aufbau mit 12 MOSFETs mit 40µm Cu-Metallisierung	2		
6.	05.02.2013	Testmuster Aufbau mit 12 MOSFETs mit 40µm Cu-Metallisierung	19		
7.	19.03.2013	Testmuster (mit 40µm Cu-Metallisierung)	33		
8.	04.06.2013	Testmuster (mit 40µm Cu-Metallisierung)	2		
9.	13.06.2013	Muster mit MOSFET Applikation in Ag-Sintertechnik und Sinter Clip zwecks Lastwechseltests	2	Muster mit MOSFET Applikation in Ag-Sintertechnik und Sinter Clip zwecks Gate-Kontaktierung mit 60µm CU-Draht	1
Lieferungen an die FhG ISIT:			116	Lieferungen an die TU-Dresden:	8
<b>Gesamtlieferung von Musteraufbauten:</b>			<b>124</b>		

Abb. 59 Lieferübersicht von 124 Musteraufbauten

### 3.6 Teilaufgabe B: Oberseitige Kontaktierung in Silbersintertechnik

Im Folgenden Kapitel wird erklärt wie zunächst ein Konzept, in Abhängigkeit eines Anforderungsprofiles, für einen geeigneten Sinter-Clip entwickelt wurde bis hin zum kompletten Aufbau eines Halbleiters in Silbersintertechnik mit oberseitiger Sinter-Clip-Kontaktierung. Im Einzelnen werden die verschiedenen Konzeptentwicklungen des Sinter-Clips vorgestellt. Dabei geht es u.a. auch um folgende Fragestellungen: Wie kann eine geeignete partielle Isolation zwischen Sinter-Clip und DCB erreicht werden (mit Polyimidfolien oder mit einem Underfill)? Dann wird aufgezeigt wie prozessfähiges Sintermaterial für einen Sinter-Clip gefunden wurde, unter Berücksichtigung der erforderlichen Materialeigenschaften, der thermomechanischen Ausdehnung, der Stromtragfähigkeit und darüber hinaus in Anlehnung an eine industrielle MOSFET-Applikation (indizierte Industrienähe). Es wurde auch der Frage nachgegangen, ob eine Vollkontaktierung in Silbersintertechnik in industriellen Fertigungsschritten als Musterbau abgebildet werden könne. Und Schlussendlich werden in diesem Kapitel die Last-Wechsel-Test-Ergebnisse der einzelnen Vollsintermuster vorgestellt.

#### 3.6.1 Anforderungsprofile einer oberseitige Kontaktierung

Um eine oberseitige Kontaktierung von Leistungshalbleitern in Silbersintertechnik mit einem Sinter-Clip zu erreichen sollten u.a. folgende Anforderungsprofile eingehalten werden.

Es muss eine ausreichende elektrische (partielle) Isolation zwischen dem Sinter-Clip, dem Halbleiter und dem Substrat erfolgen. Es darf durch die Isolation oder durch den Sinter-Clip zu keiner Schädigungen auf dem Chip kommen.

Die Aufbaugeometrie der Sinter-Clips muss so gestaltet werden, dass thermomechanische Scherkräfte im Lastfall aufgenommen bzw. kompensiert werden können.

In der Konstruktion des Sinter-Clips muss für eine ausreichende Stromtragfähigkeit (mindestens identisch mit Bonddrähten eines vergleichbaren Moduls, wenn möglich aber besser!) gesorgt werden.

Außerdem ist ein Ziel, eine hohe Lastwechselfestigkeit dieser Verbindung zu erhalten und darüber hinaus soll eine industrielle Anwendbarkeit abgebildet werden.

#### 3.6.2 Konzeptaufbau Sinter-Clip mit Isolation (Polyimidfolien / Kapton)

Im ersten Schritt wurden Untersuchungen mit einem möglichen Aufbau mit isolierenden Polyimidfolien durchgeführt. Diese Folien finden wegen ihrer Hitzebeständigkeit und Isoliereigenschaften in der Elektrotechnik Anwendung. Ein bekanntes Produkt ist Kapton als Folie, siehe Abb. 60.




Abb. 60 Modul mit Bändchenaufbau

### 3.6.3 Einzelaufbau Sinter-Clip mit Isolation (Polyimidfolien / Kapton), siehe Abb. 61




Abb. 61 Sinter-Clip-Aufbau

In der obigen Abbildung wird ein Konzept eines Aufbaus eines sinterfähigen Sinter-Clips dargestellt. Die Kaptonfolie dient zur partiellen elektrischen Isolation zwischen Sinter-Clip und DCB. Eine mögliche Fertigung solch eines Sinter-Clip-Konzeptes (als flexible Leiterplatte) ist durch Leiterplattenhersteller wie zum Beispiel Fa. Hans Brockstedt GmbH üblicher Standard.

### 3.6.4 Untersuchungen Sinter-Clip mit Isolation (Polyimidfolien / Kapton)

Die ersten Untersuchungen zur Sinterbarkeit von Bändchen mit Kaptonfolien als Isolator haben gezeigt, dass der Chip und auch das Bändchen Brüche erleiden. Der folgende Querschliff zeigt näher um welche Brüche es sich handelt.




Abb. 62 Querschliff Sinter-Clip mit Kaptonfolie

Dieser Querschliff (Abb. 62) zeigt, dass durch den planaren Sinterprozess (quasi hydrostatisch) die Kapton-Isolationsschicht und der Sinter-Clip auf die Chipkanten drücken und Brüche erzeugen. Darüber hinaus konnte aber auch beobachtet werden, dass der Sinter-Clip gedehnt wird und darunter eine Materialschwächung erfolgt. Abhilfe soll durch eine partielle Auffüllung mit Underfill-Material (im Folgenden genannt: Power Bolster zu Deutsch: Kraft-Nackenrolle) geben und speziell an den Kanten mechanisch entlasten. Um einen industrienahen Aufbau als Vergleich zu erhalten wurde aus dem Hause Danfoss Silicon Power ein Diodenaufbau gewählt (Abb. 63) und in Ag-Sintertechnik aufgebaut. Wodurch im Erfolgsfall ein direkter Vergleich möglich wäre. In diesem

Fall wurde Material eingesetzt, wie es bereits im DBB-Projekt mit Fa. Danfoss in der Forschung Anwendung fand<sup>1</sup>.

---

<sup>1</sup> "Novel Cu-bond contacts on sintered metal buffer for power module with extended capabilities" Danfoss Silicon Power GmbH, Flensburg, Germany; Jacek Rudzki, Frank Osterwald; University of Applied Sciences Kiel, Kiel, Germany; Martin Becker, Ronald Eisele; International Conference for Power Electronics, Intelligent Motion and Power Quality PCIM, Nürnberg 7-9 May 2012



Abb. 63 Diodenmodul DSP

Diodenaufbau aus dem Hause Danfoss Silicon Power Aufbau Ag-Sintertechnik. Oberseitige Kontaktierung mit 9 Bonddrähten, siehe Abb. 64, 65 und 66.




Abb. 64 Diodenmodul DSP




Abb. 65 Diodenchip (gelötet) mit 9 Al-Bonds 400µm




Abb. 66 Diodenchip (gesintert) mit Cu-Ni-Au Bändchen 15 x 6 x 0,075 mm (noch mit Rissbildung)

In Verbindung mit diesem Diodenaufbau müssen gleiche Bedingungen, was den Leitungsquerschnitt und die Stromtragfähigkeit betrifft, hergestellt werden. Ziel ist es einen zumindest gleichwertigen oder einen höherwertigen Ersatz für 9 Al-Bonddrähte mit 400µm

Durchmesser als Sinter-Clip in Flächensintertechnik zu erhalten. Zur oberseitigen Kontaktierung des Diodenmoduls in Serienfertigung werden 9 Al-Drähte mit einem Durchmesser von 400µm verwendet. Der Loop zwischen Chip und DCB-Insel hat dabei die Länge von mindestens 9mm. Das ist auch der Bereich in der die maximale Temperaturerhöhung auftritt. Das Modul wird im Betrieb mit einem Maximal-Strom von 95 A durchflossen. Der Gesamtwiderstand der 9 Al-Bonddrähte beträgt 0,22mΩ. Die Verlustleistung bei 95 A liegt bei 1,997 W. Um die Al-Bonddrähte durch ein versilbertes Kupfer Sinter-Clip zu ersetzen, sollte die angestrebte Verlustleistung den Wert von 1,997 W nicht überschreiten. D.h., die Geometrie des Sinter-Clips muss so angepasst werden, dass die Verlustleistung nicht überschritten, bzw. nach Möglichkeit verringert wird. Die Länge des Bereiches zwischen Chip und Kontaktfläche auf der DCB beträgt < 3mm. Die Dicke des verwendeten Cu-Ni-Au-Materials (Sinter-Clips) beträgt hier 75µm. Aus diesem geometrischen Daten und der Verlustleistung von max. 1,997 W ergibt sich eine Bändchenbreite von  $\geq 3,22$ mm. Der lineare Widerstands-Temperaturkoeffizient  $\alpha$  kann bei dieser Rechnung vernachlässigt werden, da dieser sowohl bei Aluminium wie auch bei Kupfer den Wert von  $0,0039 \cdot 1/K$  hat. Die beigestellten Sinter-Clips haben eine Breite von 6mm, das heißt die Verlustleistung verbessert sich von 1,997 W auf 1,071 W. In folgender Tabelle (Abb. 67) wird die Ermittlung der Sinter-Clip Geometrie unter Berücksichtigung der Abmessungen und der Materialeigenschaften in Abhängigkeit zur Verlustleistung dargestellt. Es wurde mit dem zur Verfügung gestellten Sinter-Clip ein Muster aufgebaut und in einen Last-Wechsel-Test zugeführt. Die Untersuchungsergebnisse der Lastwechselfests werden im Kapitel „Ergebnisse der Last-Wechsel-Tests“ im Einzelnen dargestellt.

	Al-Draht	Das Äquivalent als Cu-Bändchen	Verwendetes Cu- Ni-Au-Bändchen von DSP
Material	Aluminium	Kupfer	Kupfer
Durchmesser in mm	0,4		
Dicke in mm		0,075	0,075
Breite in mm		3,22	6
Länge in mm	9	3	3
Anzahl	9	1	1
Querschnitt gesamt in mm <sup>2</sup>	1,13	0,24	0,45
Spezifischer Widerstand in $\Omega \cdot \text{mm}^2/\text{m}$ bei 20°C	0,0278	0,0178	0,0178
Widerstand gesamt in mΩ	0,221	0,221	0,119
Stromdichte in A	95	95	95
Verlustleistung in W bei 20°C	1,997	1,996	1,071

Abb. 67 Ermittlung der Sinter-Clip Geometrie

### 3.6.5 Konzeptaufbau Sinter-Clip mit Isolation (Power Bolster)

Wie die Untersuchungen des Konzeptaufbaus den Sinter-Clip mit Polyimidfolien (Kapitel 3.1.4) partiell zu isolieren gezeigt haben, war auch eine partielle Auffüllung mit Underfill-Material als

Power Bolster erforderlich, um Chip-Cracks an den Halbleiter und eine übermäßige Dehnung des Sinter-Clips zu verhindern. Um eine oberseitige Kontaktierung ohne Chip Crack und ohne Überdehnung des Sinter-Clips zu erreichen wurde ein geeignetes Underfill als Power Bolster gesucht, siehe Abb. 68.




Abb. 68 Power Bolster im Dispensverfahren auf dem Substrat

Die Aufgaben dieses Power Bolsters sind u.a. eine partielle elektrische Isolierung und ein Schutz der Chipkante vor Chip-Cracks. Das Underfill wird im Dispensverfahren aufgebracht. Aber auch bei den Versuchen mit unterschiedlichen Underfill-Materialien wurde deutlich, dass nicht jedes Underfill-Material für ein Power Bolster geeignet ist. Die Untersuchungen zeigten, dass bereits schon im Pick & Place-Prozess das Underfill unter den Chip in die NTV-Schicht kriecht und so diese Verbindung negativ beeinträchtigt und so zu massiven Schädigungen führt (Abb. 69).




Abb. 69 Querschliff




Abb. 70 Querschliff Chip

Bruch      Abhebung des Sinter-Clips      Underfill

Die obigen Abbildungen zeigen einen Aufbau der durch einen Lastwechseltest bis zum EOL (End of Life ) belastet wurde. Im Schliffbild rechts (Abb. 70) ist ein Unterkriechen des Power Bolsters zu erkennen. Dieser Aufbau (Bestückung und Power Bolster aufbringen) wurde anschließend in einem Schritt gesintert. Zur Verdeutlichung: Das bedeutet, dass der Pick & Place-Prozess, das Dispensieren des Underfills und die Trocknung des Underfills, dem Sinterdruckprozess vorangingen. Die Folge war ein Unterkriechen des Underfills unter den Halbleiter im Pick & Place-Prozess, spätestens aber im Drucksinterprozess. Diese Beeinträchtigung wurde in den ersten Musteraufbauten dadurch verhindert, dass zunächst der Chip in einem Sinterprozess gesintert wurde und in einem zweiten (separaten) Prozessschritt das Underfill-Material und der Sinter-Clip auf den Halbleiter platziert und gesintert wurde. Das war jedoch nicht zielführend, da eine Kontaktierung in einem Sinterprozessschritt erfolgen sollte. Im weiteren Verlauf der Untersuchungen wurde ganz auf die Polyimidfolien (Kapton) verzichtet und nur noch mit dem Power Bolster als partielle Isolation gearbeitet, siehe Abb. 71.




Abb. 71 Problemzone Chip Crack

Aus diesen Erkenntnissen wurden Nachforschungen nach einem geeigneterem Underfill-Material, als Power Bolster angestellt, mit dem Ziel in nur einem Sinterprozessschritt beide Sinterverbindungsebenen herzustellen. Das Underfill-Material durfte nicht so flüssig sein, dass ein Unterkriechen unter den Chip und in die NTV-Schicht erfolgte, solange noch kein Sinterprozess an dem Aufbau durchgeführt wurde. Es durfte auch keine „zeitintensive“ Trocknung des Underfills durch Temperatureintrag erfolgen, da dies sonst auch den Sinterprozess ungünstig beeinträchtigt würde. Bei vorzeitiger ungewollter Trocknung der NTV-Schicht durch eine Underfill-Aushärtung (z.B. 150° @ 5Min), der dem Sinterprozess vorgelagert ist, verringert sich die Prozesszeit für eine Sinteranbindung im eigentlichen Sinterprozess (25Mpa, 4Min @150°C). Es wurde daher nach einem mittelviskosen Underfill mit UV-Aushärtung und entsprechender elektrischer Spannungsfestigkeit gesucht. Die UV-Aushärtung würde einen Temperaturprozess zum Aushärten des Underfills erübrigen und durfte keinen Einfluss auf den Sinterprozess nehmen. Im Folgenden (Abb. 72) wird eine mögliche Lösung für ein geeignetes Power Bolster dargestellt.





Abb. 72 Power Bolster am Halbleiter

Erhöhung des Power Bolsters.

MOSFET

Wie in der Abb. 72 zu erkennen ist, wurde ein UV-Aushärtendes Underfill als Power Bolster im Dispensverfahren an die Chipkanten der MOSFETs aufgebracht. Dieses Underfill weist folgende Merkmale auf: Acrylat/Polyurethanklebstoff, Mittelviskos, schnellhärtend (0,05mm Schichtstärke in ca. 5s), Dauerbetriebstemperatur: -40°C / 150°C, flexibel, elektrisch Isolierend und fluoreszierend. Versuche mit diesem Underfill-Material zeigten, dass es im Sinterprozess nicht zu einem Unterkriechen des Power Bolsters unter dem Chip oder in die NTV-Schicht kam und damit auch nicht zu einer Zerstörung des Halbleiters (Chip-Cracks). Außerdem konnte der Musteraufbau in einem Sinterschritt erfolgen. Die finalen Muster wurden schließlich mit diesem Underfill als Power Bolster gefertigt. Damit war ein geeignetes Underfill-Material für ein Power Bolster gefunden.

### 3.6.6 Suche nach Sintermaterialien für eine oberseitige Kontaktierung

Um eine oberseitige Kontaktierung in Silbersintertechnik zu ermöglichen, mussten wieder grundsätzliche Sinterfähigkeitsuntersuchungen durchgeführt werden. Es galt herauszufinden welches Material für diese Kontaktierung in Frage kommt, da eine erfolgreiche Sinteranbindung unter anderem auch stark von der Oberflächenmetallisierung abhängig ist. Dabei wurde mithilfe der Prüfverfahren auf Sinterfähigkeit (siehe auch Kurzerklärung zu den Prüfverfahren auf Sinterfähigkeit) geeignetes Material gesucht. Im Folgenden werden die verschiedenen Untersuchungen der Materialien kurz vorgestellt. Es wurde neben den Ni-Au-Oberflächen auch Ag-Oberflächen, aber auch andere Metallisierungen wie Ni-Pd und Pd-Oberflächen untersucht, um weiteres Wissen über potenzielle Fügepartner zu erlangen. Anschließend wurde im Peel- und Schertest eine Gegenüberstellungen von Ni-Au und Ag-Oberflächen durchgeführt, da diese üblicherweise in der Aufbau- und Verbindungstechnik zum Einsatz kommen.

#### Ni-Au-Metallisierung im Peelttest

Bei diesen Untersuchungen wurden verschiedene Cu-Ni-Au-Materialien aufgebaut und gesintert. In den Abb. 73 und 74 weisen beide Fügepartner Cu-Ni-Au-Oberflächen auf. In dem unten dargestellten Versuch wurden 200µm starke Cu-Ni-Au-Bändchen (chemisch Ni 3-7µm Au 30-130nm (Sinter-Clip-Material)) verwendet. Übliche Werte liegen bei > 5N/mm Bändchenbreite in Abhängigkeit des Bruchcodes. Es gab durchaus auch Cu-Ni-Au-Metallisierungen, die gar keine Anhaftung an einer DCB erzeugten.






Abb. 73 Peelttest Cu-Ni-Au Metallisierung

#### Box Plot Template



Labels	Cu-Ni-Au- Bändchen
Min	1,26
Q <sub>1</sub>	1,74
Median	1,89
Q <sub>3</sub>	2,17
Max	3,02
IQR	0,43
Upper Outliers	1
Lower Outliers	0


Abb. 74 Peelttest Cu-Ni-Au Metallisierung

Die Ergebnisse dieser Untersuchung waren negativ, was die qualitative Sinteranbindung betrifft. Die vergoldeten Kupferbändchen (hier 200µm stark, chemisch Ni-Au) wurden durch einen Peelttest von der DCB getrennt. Die Werte liegen unter den üblich guten Anhaftungswerten von

Sinterverbindungen im Peelttest (ca. 3-5N / mm Bändchenbreite). Damit war bei diesem Bändchenmaterial keine ausreichende Sinterfähigkeit vorhanden.

### Ag-Metallisierung im Peelttest

Zu bemerken ist, dass es sich in dem unten aufgeführten getesteten Aufbau bei dem einen Fügepartner um eine DCB (Cu/Ni/Au-Oberfläche von Fa. Curamik) und bei dem zweiten Fügepartner (Sinter-Clip-Material) um ein Bändchen mit Silberbeschichtung (210µm Cu mit 1µm Ag galvanisch beschichtet) handelt, siehe Abb. 75.



Q <sub>1</sub>	4,985
Median	5,465
Q <sub>3</sub>	6,4175
Max	7,4
IQR	1,4325
Upper Outliers	0
Lower Outliers	0

Abb. 75 Peelttest Cu-Ag Metallisierung

Auch in dieser Untersuchung wurde das versilberten Kupferbändchen (210 µm stark, chemisch Ag 1 µm) durch einen Peelttest von einer DCB getrennt. Die Werte belegen bessere Anhaftungseigenschaften (> 5N / mm Bändchenbreite) als im Vergleich mit den Cu-Ni-Au-Bändchen. Damit war mit diesem Bändchenmaterial eine prozesserforderliche Sinterfähigkeit vorhanden. Aufgrund dieser Erkenntnisse und der Suche nach geeigneten Materialoberflächen für einen geeigneten Sinter-Clip, erfolgten weitere Untersuchungen der o.g. Materialien und darüber hinaus auch noch mit anderen Oberflächenmetallisierungen.

### Ni-Au-Metallisierungen im Vergleich zu Ag-Metallisierungen im Peelttest

In Abb. 76 sind Box Plots zu sehen, die Auskunft über einen Peelttest einer Versuchsreihe von verschiedenen Oberflächenmetallisierungen für zukünftige Sinter-Clip-Materialien aufweisen. Es handelt sich hier um folgende Oberflächen auf Kupfermaterial (hier 70 µm stark). Ni-Au matt und glänzend, Pd-Au matt und glänzend, Ni-Pd matt und glänzend und Ag matt und glänzend (Oberflächenbeschaffenheit).

## Box Plot: Peeltest MAXIKON Bändchenmaterial





Abb. 76 Peeltest mit verschiedenen Metallisierungen

Wie die Auswertung der Abb. 76 zeigt, weisen die Ag-Oberflächen im Peeltest signifikant besser Anhaftungswerte auf.

### Ni-Au-Metallisierungen im Vergleich zu Ag-Metallisierungen im Schertest.

Um Grundsätzlich mehr Informationen über den Einfluss der unterschiedlichen Metallisierungen und ihrer Sinteranbindung zu erfahren, wurden auch Untersuchungen in Verbindung mit Ni-Au und Ag-Oberflächenmetallisierungen im Schertest als Prüfverfahren auf Sinterfähigkeit durchgeführt. Untersucht wurden u.a. die Metallisierung Ni-Au (galvanisch Ni 3-5µm, Au 100nm-500nm) und die Metallisierung Ag (galvanisch Ag 2 µm).

## Box Plot: Schertest MAXIKON Bändchenmaterial



Labels	Cu-Ni-Au	Cu-Ag
Min	33,3	39,73
Q <sub>1</sub>	48,65	58,22
Median	55,9	62,9
Q <sub>3</sub>	64,51	71,64
Max	75,51	99,69
IQR	15,86	13,42
Upper Outliers	0	1
Lower Outliers	0	0

Abb. 77 Ni-Au vs Ag-Metallisierung im Schertest

Wie die Auswertung der Abb. 77 zeigt, weisen die Ag-Oberflächen im Vergleich zu den Ni-Au-Oberflächen im Schertest bessere Anhaftungswerte auf.

In Folge dieser Untersuchungen auf Anhaftungs- und Sinterfähigkeit der möglichen Sinter-Clip Materialien wurde entschieden, die Oberfläche der zukünftigen Sinter-Clips in galvanisch aufgetragenem Silber zu verwenden, da diese die besten Anhaftungswerte ergaben. Damit war die Materialfrage für eine oberseitige Kontaktierung von Halbleitern durch einen Sinter-Clip in Silbersintertechnik geklärt. Die Materialauswahl fiel auf eine 210µm starkes Cu-Material, welches mit 1µm galvanisch aufgetragener Ag-Schicht metallisiert wurde. Dieses Ausgangsmaterial wurde nun für die weitere Konstruktion eines Sinter-Clips verwendet.

### 3.7 Konzept der Sinter-Clip Geometrie

Zur Entwicklung eines Sinter-Clip-Konzeptes gehören unter anderem auch die Berücksichtigung der thermomechanischen Spannungen und die individuelle Stromtragfähigkeit eines vollgesinterten Aufbaus, je nach Applikation. Im Folgenden werden zwei mögliche Sinter-Clip-Geometrien verglichen, indem Sie zur Beurteilung in einer mechanischen Simulation gegenübergestellt werden. Der eine Aufbau ist ein Sinter-Clip, der nicht modifiziert wurde (Vollband) und der andere Sinter-Clip wurde modifiziert. Es wurden Aussparungen am Material vorgenommen (siehe Abb. 78), um eine Entlastung der thermomechanischen Spannungen des Sinter-Clip-Materials im Lastwechselfall zu ermöglichen. Es wurde mithilfe einer konkreten MOSFET-Applikation die Randbedingungen festgelegt und zunächst die Stromtragfähigkeit ermittelt. Der MOSFET ist mit einer sinterfähigen Oberseitenmetallisierung ausgestattet, die in

dazu befähigt für einen möglichen Aufbau in Silbersintertechnik in Frage zu kommen. Die Eckdaten stellen sich im Einzelnen so dar: NXP-MOSFET, Drain-Strom: 75A, Drain-Source-Spannung: max. 40V, Abmessungen: 5,1 x 3,8 mm. Aufgrund dieser Werte wurde ein Sinter-Clip konstruiert, der mit seiner Stromaufnahme im direkten Vergleich mit Al-Bonddrähten steht. Um die Al-Bonddrähte durch einen Sinter-Clip zu ersetzen, sollte die angestrebte Verlustleistung den Wert von 1,274 W nicht überschreiten. D.h., die Geometrie des Bändchens muss so angepasst werden, dass die Verlustleistung nicht überschritten wird. Daraus ergibt sich dann ein direkter Vergleich zu einem konventionellem Aufbau (gelötet und Al-Draht gebondet).

	Bond-Draht	Sinter-Clip
Material	Al	210 $\mu\text{m}$ Cu mit 1 $\mu\text{m}$ Ag
Durchmesser in mm	0,5	
Dicke in mm		0,21
Breite in mm		1,5
Länge in mm	8	4
Anzahl	5	1
Querschnitt gesamt in $\text{mm}^2$	0,98	0,32
Spezifischer Widerstand in $\Omega \cdot \text{mm}^2/\text{m}$ bei 20°C	0,0278	0,0178
Widerstand gesamt in $\text{m}\Omega$	0,227	0,226
Strom in A	75	75
Verlustleistung in W bei 20°C	1,274	1,271





Abb. 78 Sinter-Clip im Vergleich Al-Drähte auf MOSFET-Applikation

Die beiden Sinter-Clip-Modelle (vollflächig und modifiziert) wurden einer mechanischen Simulation überführt und verglichen. Das Ziel dieser Simulation ist es durch einen Temperaturhub von 100 K (von 50°C bis 150°C) die thermomechanischen Spannungen im Aufbau zu lokalisieren und nötigenfalls Änderungen in der Konstruktion des modifizierten Sinter-Clips einzuarbeiten und damit auch eine bessere Lastwechselfähigkeit zu erzielen. Zur Simulation wurden Annahmen festgelegt die einen Lastwechselfall darstellen sollen. Folgende Modellannahmen wurden festgelegt:

1. Schritt: Aufheizen von 50°C auf 150°C in 1s.
2. Schritt: Abkühlen von 150°C auf 50°C in 5s

Zusammen mit diesen Modellannahmen und den Randbedingungen wurden die CAD-Daten der Sinter-Clip-Modelle, sowie deren materialspezifischen Eigenschaften in ein mechanisches Modell überführt, um letztendlich eine mechanische Simulation mit der Software (ANSYS) erzeugen zu können. In folgender Darstellung (Abbildung 45) ist die Überführung der CAD-Daten zu sehen, siehe Abb. 79.



Überführung der CAD-Daten in ein mechanisches Modell zur Berechnung der thermomechanischen Spannungen

- 1 Keramik (DCB)
- 2 Kupfermetallisierung (DCB) u. Bändchen
- 3 Silbersinterschicht
- 4 Siliziumchip
- 5 Epoxy (Power Bolster)
- 6 Silberschicht auf Chipoberseite






Abb. 79 CAD-Daten zur mechanischen Simulation

In den unten gezeigten Abb. 80 sind die Modellannahmen und die beiden Sinter-Clip-Modelle zu sehen. Erkennbar ist, wie sie einem Temperaturhub von 100 K (50°-150°C) ausgesetzt sind. Auf der rechten Seite sind die Temperaturverteilungen auf den Sinter-Clips und den MOSFET-Chips in rot sichtbar.

Vollband Sinter-Clip



Modifizierter Sinter-Clip



Modellannahmen:

1. Schritt: Aufheizen von 50°C auf 150°C in 1s
2. Schritt: Abkühlen von 150°C auf 50°C in 5s





Abb. 80 Mechanische Simulation

### 3.8 Erkenntnisse aus der mechanische Simulation

Ein Vergleich der beiden Sinter-Clip-Modelle (Abb. 81) zeigt deutliche Unterschiede in der Verteilung der mechanischen Spannungen. Das globale Spannungsfeld in den modifizierten Sinter-Clip wird durch die Strukturierung reduziert. Durch die Kerbwirkung treten jedoch deutliche Spannungskonzentrationen auf. Eine mögliche Reduzierung wäre durch Abrundungen evt. machbar.




Abb. 81 Mechanische Simulation Vergleich der Sinter-Clip-Modelle

So wurde ein Konzept für eine Konstruktion eines Sinter-Clip entwickelt, welches unter Berücksichtigung der thermomechanischen Beanspruchung im Lastfall, in Verbindung mit einer mechanischen Simulation und unter Betrachtung der nötigen Stromtragfähigkeit (Applikationsabhängig) gefertigt werden konnte. Im Folgenden sind die verschiedenen Konzeptvarianten (Entwicklungsstufen) der verschiedenen Sinter-Clips, die im Verlauf dieses Projektes entwickelt wurden, dargestellt (Abb. 82).



Abb. 82 Entwicklungsstufen Sinter-Clip

### 3.9 Fertigung Sinter-Clip

In Verbindung mit den Erkenntnissen aus der mechanischen Simulation und den vorangegangenen Entwicklungsschritten, wie Materialauswahl und Stromtragfähigkeit, wurde für das modifizierte Sinter-Clip-Modell in einer Fertigung in Auftrag gegeben. Die Herstellung des Sinter-Clips erfolgte in diesem Fall durch Mikrowasserstrahlschneiden. Der gefertigte Sinter-Clip wird in der Abb. 83 dargestellt.




Abb. 83 Fertigung des finalen Sinter-Clips

Die industrielle Fertigung mittels Mikrowasserstrahlschneiden ist wiederholgenau, also Reproduzierbar.

### 3.10 Fertigungsablauf für eine Sinter-Clip-Verbindung im Musterbau

Um eine mögliche Aufnahme in eine Fertigung einer oberseitigen Kontaktierung mit Sinter-Clip im Ansatz nachzuweisen, werden im Folgenden Abbildungen gezeigt, die die Fertigungsschritte der verschiedenen Musteraufbauten darstellen.

#### Der Musteraufbau mit einem Cu-Ag-Bändchen




Abb. 84 Fertigungsablauf oberseitige Kontaktierung 01

Diese Abbildung zeigt die Fertigungsschritte einer oberseitigen Kontaktierung eines Sinter Clips in Silbersintertechnik. Hier am Beispiel eines selbst hergestellten Cu-Ag-Sinter-Clips. Bei diesem Aufbau des Musters musste zweimal gesintert werden, da der Power Bolster sonst im Sinterprozess unter den Chip kriecht und die Verbindungsebenen zerstört.

## Der Musteraufbau mit einem Cu-Ni-Au-Bändchen




Abb. 85 Fertigungsablauf oberseitige Kontaktierung 02

Hier am Beispiel eines zur Verfügung gestellten Cu-Ni-Au-Sinter-Clips. Auch bei diesem Aufbau des Musters musste zweimal gesintert werden, da das Power Bolster sonst im Sinterprozess unter den Chip kriecht und die Verbindungsebenen zerstört.

### Finaler Musteraufbau mit modifiziertem Ag-Sinter-Clip




Abb. 86 Fertigungsablauf oberseitige Kontaktierung 03 Finaler Aufbau

An diesem Musteraufbau wurde ein modifizierter Ag-Sinter-Clip verwendet, welcher auf einem sinterfähigem (Ober- und Unterseite) MOSFETs platziert wurde. Es handelt sich dabei um den modifizierten Sinter-Clip der unter Berücksichtigung alle Entwicklungsebenen (thermische Auslegung, elektrischen Stromtragfähigkeit, etc) ausgewählt, konstruiert und hergestellt worden ist. Es wurde als Power Bolster ein UV-Aushärtendes Underfill verwendet. Die oberseitige und die unterseitige Kontaktierung erfolgten in einem Sinterprozessschritt.

### 3.11 Temperaturverteilung im Lastwechselfall auf dem Sinter-Clip

Die aufgebauten und verwertbaren Muster mit dem finalen Sinter-Clip wiesen nach dem Sinterprozess Funktionsfähigkeiten nach Datenblatt auf und wurden dann einem Lastwechselfest (PS Test) zugeführt. Die Testbedingungen stellten sich wie folgt dar:

$T_{on} = 2s$ ,  $T_{off} = 14s$ ,  $I = 92A$ ,  $T_{min} = 50^{\circ}C$ ,  $T_{max} = 150^{\circ}C$ .

Im Folgenden ist die Temperaturverteilung auf den beiden Halbleitern zu sehen (Abb. 87). Der Hotspot befindet sich auf dem oberen MOSFET. Abhilfe: Zukünftig sollte ein stromspezifisches Layout und auch bei der Auswahl von parallel geschalteten Halbleitern deren Eigenschaften näher aufeinander abgestimmt werden.




Abb. 87 Wärmebild im Lastwechselfest

#### 3.11.1 Ergebnisse der Last-Wechsel-Tests

Die Ergebnisse der Last-Wechsel-Test werden in einem Modell nach Coffin-Manson zusammengeführt und geben so Auskunft über die Lebensdauer der verschiedenen Aufbauten in Vollsintertechnik (Halbleiter unten wie auch oben in Silbersintertechnik kontaktiert). Das folgende Diagramm (Abb. 88) zeigt die Lastwechselfestergebnisse im Projekt Maxikon und das zweite Diagramm (Abb. 89) beschreibt den Vergleich zu einem vergangenen Forschungsprojekt (Autosinter), in dem ebenfalls die oberseitige Chip-Kontaktierung in Silbersintertechnik untersucht wurde.





Abb. 88 Lebensdauer nach Coffin-Manson Ergebnisse MAXIKON



◆ Chip gelötet und Al-Draht gebondet Tm 105°C PC-Test bis EOL (Autosinter)

● Finaler Sinter-Clip Tm 100 °C (Noch im PC-Test!)

▲ Sinter-Bändchen (Projekt Autosinter) Tm 84 °C (Im PC-Test kein EOL erfahren!)

Abb. 89 Lebensdauer nach Coffin-Manson MAXIKON vs Autosinter

### 3.11.2 Querschliffe und Erkenntnisse aus den PC-Tests

In den folgenden Abb. 90 und 91 sind die Sinter-Clip Varianten 2 und 3 nach dem Ausfall im Lastwechseltest Ausfälle (End of life = EOL) näher untersucht worden, um genauere Erkenntnisse über die Ausfallmechanismen zu erfahren. Bei beiden Prüflingen ist festzuhalten, dass beide Ausfälle (EOL) in der Trennung der oberseitigen Kontaktierung lag. Die anderen Verbindungsebenen (Sinter-Clip zur DCB und Halbleiter zur DCB) sind in Takt. Es ist hier naheliegend, dass der Ausfall durch thermomechanische Spannungen zwischen Chip-Oberfläche und Vollband-Sinter-Clip erfolgte. Das begründet auch das weitere Vorgehen in der Optimierung der geometrischen Form des Sinter-Clips. Auffällig ist der Durchschlag im Vollband-Sinter-Clip. Eine Begründung stellt sich wie folgt dar. Durch das partielle Abheben des Vollband-Sinter-Clips auf der Chip-Oberseite verkleinerte sich die Kontaktfläche der oberseitigen Kontaktierung. Die Folge davon ist die Konzentration des Stromes auf einen kleinen Querschnitt, was einen Durchschlag zur Folge hat. Der Durchschlag (Abb. 90) im Querschliff des Sinter-Clips 2 erfolgte nach > 52000 Zyklen.




Abb. 90 Querschliffanalyse Sinter-Clip 2 nach EOL


Abheben des Sinter-Clips vom Chip

Intakte Sinterverbindung zwischen Chip und DCB


Durchschlag.

#### Testbedingungen des Last-Wechseltests


$T_{on}=1s$ ,  $T_{off}=5s$ ,  $120A$ ,  $T_{min}=58^{\circ}C$ ,  $T_{max}=151^{\circ}C$ ,  $\Delta T=94K$



Querschliff Sinter-Clip 3 nach EOL > 154000 Zyklen



Abheben des Sinter-Clips vom Chip



Intakte Sinterverbindung zwischen Chip und DCB

Intakte Sinterverbindung zwischen Sinter-Clip und DCB

Abb. 91 Querschliffanalyse Sinter-Clip 3 nach EOL

**Testbedingungen des Last-Wechseltests:**

**$T_{on}=1s, T_{off}=5s, 120A, T_{min}=58^{\circ}C, T_{max}=151^{\circ}C, \Delta T=93K$**

Wie aus den Ergebnissen des Lebensdauermodells nach Coffin-Manson (Abb. 88) und den Werten der Last-Wechsel-Tests der beiden Sinter-Clip-Varianten 2 und 3 (>54000 Lastwechsel zu >154000 Lastwechsel) zu entnehmen ist, kam es durch die Modifikation der Bändchenstruktur in Sinter-Clip-Varianten 3 zu einer erheblichen Verbesserung der Lastwechselfähigkeit. Somit war es zielführend, dass die Sinter-Clip-Geometrie den Anforderungen entsprechend modifiziert werden musste (Siehe Kapitel 3.2).

### 3.12 Aufbau, Konstruktion und Modifikation einer Sinterpresse

Es erfolgten Umbauten und Anpassungen an einer vorhandenen Single-Sinter-Press (Pneumatikpresse). Diese Maschine dient u. a. für Schnelltests von möglichen Sinterbändchen. Sie wird mit Hilfe von mehreren Studierenden (3 Master- und 7 Technikerprojekte) dahingehend modifiziert, dass sie für diese Anwendungen geeignet ist. Alle erforderlichen Sinterparameter (Zeit, Kraft und Temperatur) können eingestellt werden, um verschiedenen Versuchsreihen durchzuführen.




Abb. 92 Modifizierte Sinterpresse

Im Urzustand bestand die Maschine aus einer Pneumatikpresse und einem Maschinenengrundrahmen (Abb. 92). Durch mehrere Projektarbeiten von Studierenden an der

Fachhochschule Kiel, wurde die Maschine soweit ertüchtigt, dass eine Sinterpresse für das Labor zur Verfügung stand. Durch die modifizierte Sinterpresse können verschiedene Materialien in Schnellversuchen auf Sinterbarkeit erprobt werden. Dadurch ist es nicht mehr erforderlich, die großen Anlagen (50t und 100t Presse) in Betrieb zu nehmen (Kosten und Zeitersparnis), um erste Stichversuche zu tätigen.

Der Umbau der Single-Sinter-Presse erfolgte durch mehrere ausgewählte Komponenten. In der ersten Phase des Umbauens kamen die Komponenten in den Grundrahmen, die für die Handsteuerung bestimmt waren. Darunter fielen die elektrischen Ventile, die die Druckluft zu dem Kolben steuern. Sowie die Temperaturregler zur Eingabe der Temperatur für das obere und untere Heizelement. Das Multifunktionsrelais dient zur Eingabe der Presszeit. Zum Regeln des Pressdruckes wurde ein Handrad mit Manometer eingebaut. Um den Pressdruck zu erfassen wurde eine Kraft-Messzelle mit drei Dehnungsmesstreifen konstruiert. Dessen Wert wird über eine Kraftanzeige angezeigt und im Automatik Betrieb wird der Ist-Wert der SPS übergeben, um so eine Regelung zu erreichen

Als Erweiterung wurde eine Automatiksteuerung in die Anlage integriert. Für die Automatiksteuerung wurde zusätzlich ein Proportionalregelventil eingebaut welches über eine Siemens LOGO mit Textdisplay angesteuert wird. Über das Textdisplay können zehn unterschiedliche Kraftstufen mit zehn unterschiedlichen Presszeiten vorgegeben werden. Die zwei Steuerungsarten (Hand-und Automatikbetrieb) sind über einen Umschalter anwählbar.

### 3.13 Fazit und Ausblick

#### Teilaufgabe A: Aufbau von Muster:

Es ist gelungen für das Projekt insgesamt 124 Musteraufbauten in Silbersintertechnik aufzubauen und an die Projektpartner zu liefern. Damit war es möglich weitere Versuche zu einer oberseitigen Kontaktierung mittel Cu-Bändchen (Lastkontakt) und Cu-Dünndraht (Gate-Kontakt) zu erforschen.

#### Teilaufgabe B: Oberseitige Kontaktierung in Silbersintertechnik

Die Oberseitige Kontaktierung in Silbersintertechnik war erfolgreich. Damit wurde nachgewiesen, dass ein industrieller Aufbau möglich wäre. Die einzelnen Entwicklungsschritte zeigen diese Möglichkeit auf und bilden die Grundlage für eine stabile Kontaktierung von Leistungshalbleitern sowohl auf der Unterseite des Halbleiters als auch auf seiner Oberseite. Damit könnten die Vorteile der Silbersintertechnik, wie zum Beispiel eine verbesserte Wärmeleitfähigkeit, ein geringerer elektrischer Übergangswiderstand oder auch ein erweiterter Anwendungsbereich bei höheren Einsatztemperaturen, voll genutzt werden.

Es ist gelungen eine oberseitige Kontaktierung in planarer Silbersintertechnik herzustellen. Die Vollkontaktierung eines Halbleiters in Silbersintertechnik konnte in einem Sinterschritt erfolgen. Ein Flechtband (Projekt Autosinter) konnte durch einen planaren Sinter-Clip ersetzt werden, sieh Abb. 93.




Abb. 93 Punkt- und Flachsinterung im Vergleich

#### Weitere Ziele und Untersuchungen zur Zuverlässigkeit dieser Sinter-Clip-Technologie

Weitere Ziele wären u.a. die Optimierung und Findung eines stabilen Aufbauprozesses der verschiedenen Prozessschritte (Kapitel 3.5) in der Silbersintertechnik. Darüber hinaus sind auch Untersuchungen und Ergebnisse dieser Sinter-Clip-Technologie in Verbindung mit passiven Last-Wechsel-Tests von Interesse. Ein besonderes Augenmerk sollte auch die Frage sein, ob sich der Halbleiter in seinen elektrischen Eigenschaften durch die Sinter-Clip-Technologie verändert. So sollten auch folgende Überlegungen und Fragen zielführend für ein mögliches zukünftiges Projekt sein:

Wie verhält sich das aufgebaute System in Verbindung mit parasitären Induktivitäten und parasitären Kapazitäten?

Wie verhält sich die Sperrspannung durch die Sinter-Clip-Kontaktierung?





Wie sieht die Zyklfestigkeit eines Gate-Kontaktes mit der Sinter-Clip-Technologie als Lastkontaktierung aus?

Die Ermittlung solcher zukünftigen Ergebnisse mit einschlägigen Testverfahren (Einschlägige Halbleitertest könnten u.a. folgende sein: HTRB Heißsperrdauertest, HTGS Hochtemperatur-Gatestresstest, H3TRB Feuchte Wärmelagerung unter Spannung, TST Thermischer Schock, TC Temperaturwechsel und V Vibration) und den oben erwähnten Forschungsansätzen würde weiteres Wissen über diesen Forschungsstand hinaus geben und Anreize schaffen um diese Technologie in einen industriellen Prozess einzuführen.

### 3.14 Anhang

### 3.15 Entwicklung und Einführung einer Nomenklatur für Bruchcodes im Schertest


Schertest: Kohäsionsbruch im Fügepartner 1		
	Fügepartner 1	CODE 1
	Ag-Schicht	
	Fügepartner 2	
Schertest: Mischbruch im Fügepartner 1 und in der Ag-Schicht		
	Fügepartner 1	CODE 2
	Ag-Schicht	
	Fügepartner 2	
Schertest: Adhäsionsbruch im Fügepartner 1 und in der Ag-Schicht		
	Fügepartner 1	CODE 3
	Ag-Schicht	
	Fügepartner 2	
Schertest: Mischbruch im Fügepartner 1, in der Ag-Schicht und im Fügepartner 2		
	Fügepartner 1	CODE 4
	Ag-Schicht	
	Fügepartner 2	

Schertest: Kohäsionsbruch in der Ag-Schicht		
	Fügepartner 1	CODE 5
	Ag-Schicht	
	Fügepartner 2	
Schertest: Adhäsionsbruch im Fügepartner 2 und in der Ag-Schicht		
	Fügepartner 1	CODE 6
	Ag-Schicht	
	Fügepartner 2	
Schertest: Mischbruch im Fügepartner 2 und in der Ag-Schicht		
	Fügepartner 1	CODE 7
	Ag-Schicht	
	Fügepartner 2	
Schertest: Kohäsionsbruch im Fügepartner 2		
	Fügepartner 1	CODE 8
	Ag-Schicht	
	Fügepartner 2	

### 3.16 Entwicklung und Einführung einer Nomenklatur für Bruchcodes im Peelttest:

Peeltest: Bruch des Fügepartner 1		
	Fügepartner 1	CODE 1
	Ag-Schicht	
	Fügepartner 2	
Peeltest: Adhäsionsbruch im Fügepartner 1 und in der Ag-Schicht		
	Fügepartner 1	CODE 2
	Ag-Schicht	
	Fügepartner 2	
Peeltest: Adhäsionsbruch im Fügepartner 1 und 2		
	Fügepartner 1	CODE 3
	Ag-Schicht	
	Fügepartner 2	
Peeltest: Kohäsionsbruch in der Ag-Schicht		
	Fügepartner 1	CODE 4
	Ag-Schicht	
	Fügepartner 2	

Peeltest: Adhäsionsbruch im Fügepartner 2 und in der Ag-Schicht

	Fügepartner 1	CODE 5
	Ag-Schicht	
	Fügepartner 2	

## 4 Bericht der Forschungsstelle 3

---

### 4.1 GATE-Kontaktierung (TUD)

Zu Beginn der Themenarbeit erfolgte gemeinsam mit den Projektpartnern die Spezifikation der Materialien und Halbzeuge (Chipmetallisierung, DCB-Cu und DCB-Cu/Ni/Au).

Im Anschluss daran erfolgte die Anpassung des bestehenden Beschichtungsprozesses für Bonddrähte an die für das Vorhaben zu nutzenden  $\varnothing$  50  $\mu$ m Cu-Bonddrähte. Als Drahtmaterial wurde ein vergleichsweise harter Cu-Bonddraht ausgewählt, da dieser sowohl günstigeres Verhalten beim Bondvorgang selbst als auch beim Drahtabriss aufweist. Letztendlich erwies sich die Beschichtung als relativ stabil gegenüber Prozessparametervariationen. Es wurde trotzdem ein relativ hoher Prozessdruck (ca. 5 Pa) gewählt, um zum einen thermische Probleme während der Beschichtung gänzlich auszuschließen (die eingetragene Wärme wird zum Teil durch Konvektion wieder an das Prozessgas abgegeben, weshalb die Schicht nur sehr wenig mit dem Drahtmaterial interdiffundiert) und zum anderen um höhere Beschichtungsraten zu ermöglichen.

Nach den Untersuchungen zur Herstellung des beschichteten Bonddrahtes wurden für die Verwendung im vorliegenden Forschungsvorhaben 2 x 50 m Cu-Bonddraht ohne auftretende Probleme beschichtet.

Nach umfangreichen Bondtests auf DCB-Au- und DCB-Cu-Substraten sowie auf IGBT-Chipmustern wurde auch auf Grund der bisherigen Erfahrungen ein Bondparametersatz ermittelt, mit dem der beschichtete Cu-Draht sowohl Chip-seitig als auch Substrat-seitig (vgl. Abb. 94) sowohl bei ungealterten als auch gealterten Substraten zuverlässig kontaktiert werden konnte. Es wurden mehrere Varianten einer Testverdrahtung für die elektrische Charakterisierung der Bondverbindungen hergestellt und dem ISIT zur Verfügung gestellt. Als Bondprozess wird das US-Wedge/Wedge-Bonden einem Crossgroove-(Querrillen-) Tool genutzt, um eine gute Ankopplung des Drahtes an das Tool zu gewährleisten.

Der genutzte Parametersatz entsprach dem vorab ermittelten optimalen Parametersatz zum Bonden auf DCBs mit Au-Finish hin zum Chip (Cu-Pad). Auf den eigentlichen Testchips bestand die Möglichkeit zur Ermittlung eines optimalen Parametersatzes nicht, da entsprechende Technologie-Bereiche zur Ermittlung entsprechender Parameter fehlten. Exemplarisch für die Qualität der Verbindung ist das folgende Bondprotokoll (Abb. 95) anzusehen. Die aus den technischen Erwägungen notwendigen Abreißwerte (gepunktete Kurve) werden deutlich übertroffen. Der Prozessfähigkeitsindex  $C_{pK \min}$  hat einen Wert von mehr als 2,5 (gefordert 1, wünschenswert >1,5).

Im Weiteren wurden die durch das ISIT elektrisch getesteten und gealterten Drahtbrücken auch zum Test anderer Kontaktgeometrien genutzt. So werden z.B. Chips durch das ISIT bewertet, die Source-seitig mit Cu-Bändchen (mittels Bändchenbonden kontaktiert) bzw. mit gesinterten Bändchen (Chip und Bändchen in einem Prozessschritt auf das DCB und auf der Source-Seite des Chips gesintert, „Schlüsselbändchen“, FH Kiel) kontaktiert waren, und Gate-seitig eine Drahtbond-Verbindung zur DCB erhielten.

Bonder, Tool, Pulltester und sonstige Testbedingungen sind dem Protokoll entnehmbar. Der Bondparametersatz kann der folgenden Tab. 6 entnommen werden.

	1. Bond (Substrat)	2. Bond (Chip)
Bondkraft (in Skalenteilen)	25	30
US-Leistung (in Skalenteilen, „US-High“)	140	160
US-Zeit (in ms)	140	160

Tab. 6: Bondereinstellungen für Delvotec 5430 Halbautomat bei dargestellten Testbedingungen

Der Bonder arbeitet dabei an seiner oberen Leistungsgrenze. Für industrielle Anwendungen wird daher ein anderer Bonder empfohlen.



Abb. 94: beschichteter Kupferdraht Ø 50 µm wurde mit einem Crossgroove-Tool auf eine DCB mit Gold-Finish gebondet


# Pulltestauswertung

Technische Universität Dresden HLT

<b>Bondgerät</b>	Delvotek 5430	<b>Projekt / Kunde</b>	IHM / NanoCuNi	
<b>Bondkeil</b>	UT45A-C-3540-1-CGM	<b>Datum / Prüfer</b>	13.08.12/Völkel	
<b>DrahtHersteller</b>	Heraeus / IHM	<b>Pulltester</b>	Dage BT 22	
<b>Bonddrahttyp</b>	Cu	<b>Winkel [°] / Korrekturf. K</b>	30	0,88
<b>Durchmesser [µm]</b>	50	<b>L/B/H Bond [µm]</b>		
<b>Schichtdicke [nm]</b>	20 Al	<b>Auslagerung t [h] / T [°C]</b>		
<b>Zerreißkraft &gt;[cN]</b>	59	<b>Substrat</b>	DCB-Chip	
<b>Dehnung [%]</b>	8	<b>Anzahl / Kraft (Ø / korr.) [cN]</b>	31	56,0 49,2

*US high, DCB: Cu/Ni/Au / Chip: Cu-Pad*

Nr	Code	Wert												
0	3	59,5	10	3	55,0	20	3	56,0	30	3	54,0	40		
1	3	60,5	11	3	52,5	21	3	59,0	31			41		
2	3	54,5	12	3	55,0	22	3	54,5	32			42		
3	3	59,0	13	3	59,5	23	3	54,5	33			43		
4	4	60,5	14	3	54,5	24	3	55,0	34			44		
5	3	57,5	15	3	53,0	25	3	55,0	35			45		
6	3	53,5	16	3	54,0	26	3	58,0	36			46		
7	3	56,0	17	3	53,5	27	3	57,5	37			47		
8	3	57,5	18	3	54,5	28	3	59,0	38			48		
9	3	58,0	19	3	52,0	29	3	53,5	39			49		



### Bruchcodes

Nr	Beschreibung	Anz
0	ohne Auswertung	
1	Substrat-Defekt	
2	1. Bond hebt ab	
3	Drahttriss am 1. Bond	30
4	Bruch im Draht	1
5	Drahttriss am 2. Bond	
6	2. Bond hebt ab	

### Statistik

Beschreibung	Wert
korrigierter Mittelwert Reißkraft [cN]	49,2
korrigiertes Minimum Reißkraft [cN]	45,7
korrigiertes Maximum Reißkraft [cN]	53,1
Standardabweichung Reißkraft [cN]	2,2
Minimalkriterium Reißkraft [cN]	33,6
Standartabweichung / Minimalkraft [cN]	3,4
Anzahl Verletzungen des Kriteriums	0




Abb. 95: Abreißprotokoll (Pulltestauswertung) nach Parameteroptimierung

Gegen Ende der Projektlaufzeit wurde versucht, ein vom ISIT geliefertes Bondbändchen zu beschichten. Dazu wurde zunächst ein vergleichbares Metallbändchen (ca. 1m) hergestellt und innerhalb der Anlage gespannt und durch das Magnetron bewegt. Dabei gelang es allerdings nicht sicherzustellen, dass das Metallbändchen nicht eine der Anoden während der Bewegung berührt. Kommt es jedoch zu einer solchen Berührung, wird kurzzeitig die Plasmageometrie innerhalb des

Magnetrons verändert und es tritt ein signifikanter Stromfluss durch das Bändchen auf. An der Oberfläche hätte dies eine lokale Aufheizung zur Folge (dort, wo die Elektronen bevorzugt eintreten). Die an dieser Stelle erzeugte Schicht würde aufgrund der Temperatur in das Bändchen diffundieren und würde nicht mehr den Bondprozess unterstützen. Aus diesem Grund wurde das Teilvorhaben wieder aufgegeben.

## 5 Plan zum Ergebnistransfer in die Wirtschaft

Kategorie	Ziel/Bemerkung	Stand
<b>Beratung des projektbegleitenden Ausschusses</b>	<b>Firmen aus dem PBA beteiligen sich in Form der Festlegung von Spezifikationen, Abstimmung der Untersuchungen, Diskussionen und der Bereitstellung von Material, Halbzeugen und Dienstleistungen.</b>	<b>Insgesamt wurden im Rahmen der Projektlaufzeit und in direktem Anschluss von den Forschungsstellen 23 technische Besprechungen mit den Firmen aus dem Projektbegleitenden Ausschuss durchgeführt</b>
<b>Beratungen</b>	<b>regelmäßiger Informations- und Erfahrungsaustausch in Fachgremien (z.B. FA10, AG A2, AG A2.4 des DVS).</b>	<b>Technische Diskussion im AG 2.4 am 30.11.2011; 13.06.2012; 3.12.2013 FA 10 am 05.12.2012, 9.04.2013, 4.12.2013</b>
<b>Studien- u. Diplomarbeiten</b>	<b>Fokussierte Teilfragestellungen des Projektes dienen zum Vermitteln von wissenschaftlichem Arbeiten unter Anleitung an Studierende</b>	<b>Einbindung in Ausbildungsgang „Mikrotechnologe“ an der Berufsschule Itzehoe, Anfertigung einer Abschlussarbeit zur Prozessentwicklung eines Bändchen-Bondverfahrens, Vorstellung des Projektes an der Hochschule Kiel in Infoveranstaltungen für Bachelor und Master Studenten</b>
<b>Informationstagung des DVS</b>	<b>Schriftlicher Bericht zu den erreichten Ergebnissen</b>	<b>DVS Kolloquium Halle, 4.12.2012 DVS Congress Saarbrücken, 17.09.2012</b>
<b>Informationsblatt</b>	<b>Übernahme der Ergebnisse in Arbeitsblätter / Technische Regelwerke</b>	<b>Erstellung einer Richtlinie zum Prüfen von Bändchenverbindungen in Arbeit in AG 2.4</b>
<b>Abschlussbericht</b>	<b>Zusammenfassung der Forschungsergebnisse</b>	<b>November 2013</b>
<b>Veröffentlichungen in Fachzeitschriften</b>		<b>Siehe unten</b>
<b>Akquise</b>	<b>Homepage &amp; Messen</b>	<b>Homepage <a href="http://isit.fraunhofer.de">isit.fraunhofer.de</a> PCIM 2013 Productronica 2013</b>
<b>Vorträge auf Fachkonferenzen</b>		<b>Sieh unten</b>

<b>Akademische Ausbildung</b>	<b>Lehrveranstaltungen an der TU Dresden sowie der Fachhochschule Kiel</b>	<b>eingebunden</b>
<b>Technische Seminare</b>	<b>Einarbeitung in die ISIT- und ECPE-Seminaraktivitäten</b>	<b>In Vorbereitung</b>
<b>Technologieerprobung</b>	<b>Bondanprobe auf kundenspezifischen Modulen</b>	<b>Durchgeführt für eine deutsche Firma beim ISIT, Oktober 2013</b>

Tab. 7: Tabellarische Übersicht der laufenden Transfermaßnahmen

Vorträge:

**VDI Wissensforum Leistungselektronik, Nov.6-7 2013 Köln**

**Oberseitige Chipverbindungen von Leistungshalbleitern**

**R.Eisele, M. Becker, A. Hindel, M. Kontek, W. Reinert**

**Wissensforum Danfoss Silicon Power, Schleswig 25.09.2013**

**Oberseitige Kontaktierung von Leistungshalbleitern in Silbersintertechnik, Teilbericht aus dem Forschungsprojekt MAXIKON**

**Armin Hindel**

**PCIM 2013, 14.-16.05.2013 Nürnberg**

**MAXIKON Copper Ribbon Bonding for Power Electronics**

**R.Eisele, A. Hindel, M. Kontek, N. Lausen, W. Reinert, F. Rudolf**

**Metallographietagung, 18. 09.2013 Friedrichshafen**

**Mikroskopische Untersuchungen bei der Prozessentwicklung einer Kupferband Hochstrom Kontaktierung von Silber-gesinderten Leistungshalbleitern**

**K. Reiter, M. Kontek. W. Reinert**

**EMPC 2013 Grenoble**

**Copper Ribbon Bonding for Power Electronics Applications**

**Norman Marenco, Magdalena Kontek, Wolfgang Reinert, Jan Lingner, and Max-Hermann Poech**

**VDI-Fachkonferenz „Leistungselektronik im Elektro- und Hybridfahrzeug“ am 20. und 21. März 2012 in Frankfurt-Mörfelden, R.Eisele et al.**

**iPOWER<sup>2</sup> Poster, University of Warwick UK, best poster award**  
**Copper Ribbon Bonding for Power Electronics**  
**R.Eisele, A. Hindel, M. Kontek, N. Lausen, W. Reinert, F. Rudolf**

**Jahrbuch Mikroverbindungstechnik des DVS 2013 Prozessentwicklung der Kupferband  
Hochstrom-Kontaktierung von Ag-gesinterten Leistungshalbleitern Wolfgang Reinert,  
Magdalena Kontek, Neele Lausen, Fraunhofer ISIT, Armin Hindel, Ronald Eisele,  
Hochschule Kiel, Frank Rudolf, Technische Universität Dresden**

Weiteres Vorgehen:

An der Forschungsstelle 1 wird derzeit über eine Entwicklung einer angepassten Chipkontaktmetallisierung nachgedacht. Ein neuer Standard wäre notwendig um dem Kupferbändchen-Bondverfahren eine breite Anwendung zu sichern. Die Silber Sintertechnologie wird von der Forschungsstelle 2 zu einem Doppelseiten-Kontaktierungsverfahren weiter entwickelt. Die Forschungsstelle ist offen für diesbezügliche Anfragen aus der Industrie.

Für Bondanproben und Musterbau für KMU steht die Technologie am Fraunhofer ISIT zur Verfügung.

Die weitere Entwicklung der Technologie wird mit Institutsmitteln und ggfs. neuen Forschungsprojekten vorangetrieben und in passenden Konferenzen publiziert.

## Danksagung

Das IGF-Vorhaben MAXIKON (IGF-17240) der Forschungsvereinigung Schweißen und verwandte Verfahren e.V. wurde über die AiF im Rahmen des Programms zur Förderung der Industriellen Gemeinschaftsforschung (IGF) vom Bundesministerium für Wirtschaft und Technologie aufgrund eines Beschlusses des Deutschen Bundestages gefördert.



**Bundesministerium  
für Wirtschaft  
und Technologie**