Technologie-Seminar - Design for Manufacturing

Design for Manufacturing - Technologie-Seminar am 20. - 21. Oktober 2021

Am 20./21. Oktober 2021 findet in Wertheim bei Firma Ersa ein Gemeinschaftsseminar von Ersa, Leiterplattenakademie und Fraunhofer ISIT statt. 

 

Die Herausforderung

Um vor dem Hintergrund der großen Herausforderungen im globalen Wettbewerb weiterhin überlebensfähig bleiben zu können, sind hohe Anforderungen an die europäische Elektronikindustrie gestellt. Dies alles erfordert in erster Linie ein fertigungsgerechtes Design und flexible Fertigungslinien, um auch kleine Losgrößen wirtschaftlich in hoher Qualität produzieren zu können.

 

Die Lösung

Das Seminar beleuchtet wichtige Aspekte der modernen Baugruppenfertigung. Dabei werden den Teilnehmenden die Einflüsse einzelner Arbeitsschritte auf die Fertigbarkeit und Zuverlässigkeit elektronischer Baugruppen aufgezeigt - beginnend bei der Konstruktion bis hin zur Fertigung und Prüfung.

Der Fokus liegt dabei auf den Wechselwirkungen und Abhängigkeiten dieser Teilprozesse, z.B. wie das Leiterplattenlayout durch den Lotdurchstieg von THT-Bauteilen beeinflusst wird oder wie die Zuverlässigkeit vom Design des Baugruppen-Nutzens abhängt.

 

Speaker

Thematisiert werden CAD-Konstruktion und Leiterplattentechnologie mit den Schwerpunkten Basismaterialien, CAD-Design sowie Kostenbetrachtungen zur Leiterplatte und Lagenaufbau bei Multilayer Boards. Der Referent zu diesem Themenblock ist Arnold Wiemers, technischer Direktor der L A - LeiterplattenAkademie GmbH.

Ein weiterer Schwerpunkt ist das große Themenfeld Löttechnologie. Hier geht Jürgen Friedrich, Leiter der Anwendungstechnik bei der Ersa GmbH, auf die Lötmetallurgie, thermische Betrachtungen an Lötstellen und Einflussmöglichkeiten sowie auf die Prozessführung in Lötprozessen ein.

Aktuelle Themen aus der Forschung werden von Helge Schimanski, Gruppenleiter Modul-Services beim Fraunhofer ISIT vorgestellt. Bauelemente-Trends, Löten von temperaturempfindlichen Bauteilen, Herausforderung bei der Verarbeitung neuer Bauformen und fertigungsgerechtes Leiterplattendesign werden ebenso behandelt, wie die fortschrittliche Fehleranalyse als Grundlage für zuverlässige Elektronik. Dazu kommt als neues Themenfeld die Verarbeitung niedrig schmelzende Lote in der Elektronikfertigung.

 

Die Zielgruppe

Das Seminar richtet sich an alle Führungskräfte aus Entwicklung und Fertigung sowie an verantwortliche Mitarbeiter aus Fertigung, Arbeitsvorbereitung und Produktionsplanung, die den steigenden Anforderungen der Elektronikindustirie gewachsen sein wollen!  Vor allem aber an Entwickler von elektronischen Baugruppen, da die finale Produktqualität und Zuverlässigkeit bereits in der Entwicklungsphase durch fertigungsgerechtes Design ihren Ursprung haben.

 

Freuen Sie sich auf ein spannendes und informatives Technologieseminar in Wertheim.
Die Anzahl der Teilnehmer ist begrenzt. Anmeldungen werden in der Reihenfolge des Eingangs berücksichtigt.

 

Weitere Informationen erhalten Sie unter folgendem Link:

Lesen Sie den #TechBlog des Fraunhofer ISIT

Abonnieren Sie unser Newsletter und bleiben Sie auf dem neusten Stand!

Fraunhofer ISIT
@ Social Media

Connect & Follow Us: