Testwafer aus Silizium werden auf denselben Anlagen hergestellt wie CMOS oder MEMS Produkte. Sie haben daher sehr ähnliche Eigenschaften in Bezug auf mechanische Eigenschaften, Oberflächenbeschaffenheit und Kontaktmetallisierung. Ihre Herstellung ist jedoch wesentlich günstiger, da im Vergleich zu einem funktionalen Produkt viele Prozessschritte entfallen können. Hinzu kommen Designfreiheiten, die das Testen stark vereinfachen können.
Existierende Standarddesigns für das Screening von Materialen verfügen über paarweise miteinander verbundene Kontakte. Durch eine einfache Zweipunktmessung lässt sich so feststellen, ob alle Kontakte mit dem Substrat verbunden sind. Einige Designs weisen ineinander verschachtelte Daisy-Chains auf, um eine Spannung zwischen benachbarten Kontakten anlegen zu können und Kurzschlüsse nachzuweisen. Darüber hinaus sind meist Strukturen vorhanden, um den Kontaktwiederstand in einer Vierpunktmessung zu bestimmen.
Zur Automatisierung entsprechender Testabläufe hat das ISIT eine Messelektronik entwickelt, die neben einer schnellen visuellen Kontrolle, auch eine Computer gestützte Vermessung der Chips bietet.
Für Prozessentwicklungen im Bereich der Waferverkappung bietet das ISIT kundenspezifische Designs mit geätzten oder galvanisch aufgebrachten Bondrahmen an. Da die Prozessierung in einem MEMS-Reinraum erfolgt, stehen für die Prozessierung viele Materialien zur Verfügung. Beispielsweise Aluminium, Germanium, Gold, Kupfer, und Zinn.
Die fertig prozessierten Wafer können darüber hinaus mit chemisch selektiv abgeschiedenen Nickel Gold Schichten (ENIG) versehen werden.
Unstrukturierte, gedünnte Siliziumwafer mit kleb-, löt- oder sinterfähigen Oberflächen werden häufig im Bereich der Prozess- und Materialentwicklung eingesetzt. Mit temporärem Waferbonden oder Taiko™-Grinden können dabei Waferdicken bis hinunter zu 30µm erzielt werden.
Fraunhofer-Institut für Siliziumtechnologie